[發明專利]實現LDPC碼編碼的方法與裝置

有效

• 申請號: 201210311120.4
• 申請日: 2012-08-28
• 公開（公告）號: CN103634073A
• 公開（公告）日: 2014-03-12
• 發明（設計）人: 熊富貴
• 申請（專利權）人: 珠海全志科技股份有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 陳振;李雙皓

1.一種實現LDPC碼的編碼裝置，其特征在于，包括：主控制單元，異或陣列處理器，e緩沖器，GF(2)迭代求解器，迭代地址產生器，進程控制計數器，檢驗碼緩沖器和宏矩陣表模塊，其中：

所述主控制單元，用于接收用戶設定的LDPC碼編碼的碼長n與碼率R信息，初始化更新各個部件的參數；協調所述異或陣列處理器和e緩沖器完成預處理操作；在接收預設起始迭代地址信息后，協調所述GF(2)迭代求解器執行運算迭代的操作并根據所述迭代地址產生器產生的迭代地址分別從e緩沖器中讀取中間變量e，從檢驗碼緩沖器取已知當前位置的檢驗碼，進行GF(2)迭代求解下一位置的檢驗碼，再根據迭代地址將運算結果寫入檢驗碼緩沖器指定位置；

所述異或陣列處理器，用于進行信息碼S的載入操作時，將長度為K的信息碼S轉換成n-k長度的中間變量e；

所述e緩沖器，用于保存所述計算結果中間變量e的值；包括n-k個1比特的緩沖寄存器；

所述迭代地址產生器，用于從起始地址開始迭代，經過多次迭代得到檢驗碼，根據當前迭代進程，產生迭代地址；所述迭代地址包括當前運算所需的e緩沖器中間變量e地址、所需的檢驗碼緩沖器檢驗碼地址及當前得到的檢驗碼寫入檢驗碼緩沖器地址；

所述進程控制計數器，用于對所述GF(2)迭代地址產生器的迭代循環操作次數進行計數；

所述檢驗碼緩沖器，用于保存產生的檢驗碼，用單端口SRAM來實現，只有寫操作，避免讀操作；所述檢驗碼緩沖器長度為n-k比特；

所述GF(2)迭代求解器，用于對當前運算所需的中間變量e地址、所需的已知的檢驗碼地址及當前位置的檢驗碼地址進行異或運算，得到新位置的檢驗碼；

所述宏矩陣表模塊，用于將校驗矩陣H的分割宏矩陣A和B并保存，即H=[B????A]。

2.根據權利要求1所述的實現LDPC碼的編碼裝置，其特征在于：所述主?控制單元包括載入控制模塊、第一判斷模塊和第二判斷模塊，其中：

所述載入控制模塊，用于載入信息碼S時，每次控制載入到所述異或陣列處理器1比特信息碼；

所述第一判斷模塊，用于當先載入信息碼S中的第j列信息碼S_j時，判斷第j列信息碼S_j是否為零，若判斷結果不為零，則控制所述異或陣列處理器計算對應的中間變量e的值，再將對應的中間變量e與e緩沖器中現有的中間變量e值模2和，控制e緩沖器保存所述計算結果；若判斷結果為零，則直接跳轉第二判斷模塊；

所述第二判斷模塊，用于判斷所述第j列信息碼S_j是否為信息碼S中的最后一個信息碼；若是，則跳轉預設模塊執行后續的操作；若否，則返回載入控制模塊執行下一列信息碼的載入操作。

3.根據權利要求1所述的實現LDPC碼的編碼裝置，其特征在于：所述主控制單元還包括預設模塊和迭代協調控制模塊，其中：

所述預設模塊，用于預設第二個檢驗碼的值為0或者1，且迭代起始地址為1；

所述迭代協調控制模塊，用于在接收預設起始地址信息后，協調所述GF(2)迭代求解器從起始地址1開始執行迭代運算的操作，并協調進程控制計數器計數，協調迭代地址產生器實時產生當前迭代地址，并根據迭代地址分別從e緩沖器中取中間變量e，從檢驗碼緩沖器讀取當前位置的檢驗碼，進行GF(2)迭代求解下一位置的檢驗碼，再根據迭代地址將運算出新位置的檢驗碼的寫入檢驗碼緩沖器指定位置；重復經過n-k-1次迭代，得到n-k個檢驗碼。

4.根據權利要求1所述的實現LDPC碼的編碼裝置，其特征在于：所述主控制單元還包括第三判斷模塊、重調模塊和結束模塊，其中：

所述第三判斷模塊，用于直至處理到第n-k次迭代操作時，且將得到的n-k個檢驗碼都寫入到檢驗碼緩沖器后判斷初始預設條件是否正確；若是，則直接跳轉結束模塊執行結束編碼的操作；若否，則跳轉重調模塊執行相應操作；?

所述重調模塊，用于重新調整迭代操作且調整計算錯誤的檢驗碼；

所述結束模塊，用于結束執行LDPC碼的編碼操作。

5.根據權利要求4所述的實現LDPC碼的編碼裝置，其特征在于：所述第三判斷模塊包括第三判斷子模塊，其中：

所述第三判斷子模塊，用于在判斷初始預設條件是否正確時，判斷最后一個檢驗方程中的相關變量是否滿足方程，若是，則判斷結果為預設正確；若否，則判斷結果為預設錯誤。