[發明專利]一種用于“硅通孔”TSV-Cu結構工藝殘余應力的測試方法

無效

• 申請號: 201210310455.4
• 申請日: 2012-08-28
• 公開（公告）號: CN102818765A
• 公開（公告）日: 2012-12-12
• 發明（設計）人: 秦飛;武偉;安彤;夏國峰;劉程艷;于大全;萬里兮
• 申請（專利權）人: 北京工業大學
• 主分類號: G01N19/00
• 分類號: G01N19/00;G01L5/00
• 代理公司: 北京思海天達知識產權代理有限公司 11203
• 代理人: 魏聿珠

技術領域

本發明涉及一種工藝殘余應力測試方法，在本專利中命名為“切應力門檻值法”。它面向下一代三維（3D）互聯電子封裝技術，針對采用鍍銅工藝制作的“硅通孔”TSV（Through-Silicon?Via）3D互連封裝結構在制作過程中產生的工藝殘余應力，發明了一種基于界面切應力的針對TSV-Cu（鍍銅工藝制作的硅通孔）工藝殘余應力測試方法，屬于電子信息技術領域。

背景技術

隨著信息產業的快速發展，以及消費者對電子產品更小、更便捷、更高可靠性不斷增長的需求，傳統的平面（2D）電子封裝技術越來越難以滿足這種需求，并且研發成本也越來越高。因此三維（3D）封裝技術得到越來越多的關注，而在眾多的3D封裝技術中，硅通孔（Through-Silicon?Via）簡稱TSV被認為是3D封裝的核心。

在TSV制作過程中，要經歷刻蝕、PECVD（等離子增強化學氣相沉積）、PVD物理氣相沉積、電鍍（銅）、CMP（化學機械拋光）等多個復雜工藝步，且不同工藝步的溫度相差懸殊，而TSV結構中不同材料的熱膨脹系數有所不同，例如銅的熱膨脹系數是硅的6倍，這就導致在最后制作的TSV中存在著不同程度的工藝殘余應力。殘余應力的存在會嚴重影響著電子器件的熱機械可靠性，包括降低電子產品的電氣性能、降低可靠性、縮短服役周期等等，所以急需對TSV結構中工藝殘余應力進行有效的測量評估，從而為改進TSV的制造工藝，提高電子產品質量和可靠性提供技術支撐。

在現有的關于TSV-Cu結構殘余應力測試中，往往使用納米壓痕儀、拉曼光譜、X射線等方法對TSV進行殘余應力的測試，但是采用不同方法測試的殘余應力結果相差較大，并且不同的測試方法會對試樣進行切割剖分等會使試樣中殘余應力得到釋放的處理方法，這就使得測試結果精度有待提高。針對TSV-Cu（鍍銅工藝制作的硅通孔）的工藝殘余應力的測試方法需要進一步發展。

發明內容

本發明專利的目的在于提供一種針對TSV-Cu在制作過程中產生的工藝殘余應力進行測試的獨特方法，在此命名為“切應力門檻值法”通過力學實驗以及實驗結果處理得到TSV-Cu中的工藝殘余應力，實驗原理簡單，可靠度高。

本發明專利為一種工藝殘余應力測試方法，實驗裝置主要括壓頭1，實驗試樣2，試樣載臺3，鉑金電加熱片4四部分組成。其中試樣載臺3上開有一個通孔，且直徑要比試樣2中硅通孔的直徑要大。試樣載臺3在最下方，實驗試樣2放置在試樣載臺3上并將實驗試樣2中的銅柱同試樣載臺3中的孔洞對中，鉑金電加熱片4共四片位于實驗試樣2中上表面硅通孔的四周。壓頭1位于實驗試樣2的上方，從上往下對實驗試樣中的銅柱進行擠壓。

其包括如下步驟：

S1：實驗時，用壓頭1向下對實驗試樣2中硅通孔中的銅柱進行擠壓，同時記錄壓頭向下作用時的位移和壓力F，得到壓力F突然下降時的門檻值(F突然下降且降幅最大時的壓力值），并將此值代入壓力和界面切應力轉換公式（1）中，便得到鍍銅工藝制作的硅通孔結構TSV-Cu中銅和硅界面處發生滑移時的切應力門檻值τ₀。

τ0≈F2πrt---(1)]]>

式（1）中，F為壓頭壓力，r為TSV(硅通孔)中孔的半徑，t為實驗試樣的厚度。在加載過程中，采用緩慢小力值的加載方式，加載速度為0.1mm/min。同時采用鉑金電加熱片4給試樣進行加熱，加載精度為1K，促使銅和硅的界面處發生擴散滑移。

S2：TSV-Cu結構工藝殘余應力計算方法。根據公式（2）：