[發明專利]形成全包圍柵極器件納米線的方法

有效

• 申請號: 201210304030.2
• 申請日: 2012-08-23
• 公開（公告）號: CN103632923A
• 公開（公告）日: 2014-03-12
• 發明（設計）人: 宋化龍
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術領域

本發明涉及半導體制造領域，且特別涉及一種全包圍柵極器件中納米線形成的方法。

背景技術

隨著集成電路行業的不斷發展，集成芯片的關鍵尺寸也遵照摩爾定律不斷縮小，對于集成芯片的器件結構的要求也越來越高。在先進的集成芯片中，傳統的平面結構的器件已經難以滿足電路設計的要求。因此非平面結構的器件也應運而生，包括絕緣體上硅，雙柵、多柵、納米線場效應管以及最新的三維柵極。

具有全包圍柵極（Gate-all-around）結構的半導體器件擁有有效地限制短溝道效應（Short?channel?effect）的特殊性能，正是業界在遵循摩爾定律不斷縮小器件尺寸的革新中所極其渴望的。全包圍柵極結構中的薄硅膜構成的器件溝道被器件的柵極包圍環繞，而且僅被柵極控制。除此之外，漏場的影響也被移除，所以器件的短溝道效應被有效限制。由于構成器件溝道的硅膜與底部襯底之間最終需要懸空，因此全包圍柵極器件的制造工藝也較為復雜。

請參考圖1至圖5，現有技術中形成全包圍柵極器件納米線的方法，一般包括以下步驟：

如圖2所示，首先執行步驟S101：提供半導體襯底，包括基底層1以及立于基底層上氧化層2和半導體層3；

如圖2所示，然后執行步驟S102：在半導體層3上依次形成一層硬掩膜層4和圖案化的光刻膠層5；

如圖3所示，然后執行步驟S103：以圖案化的光刻膠層為掩膜，以氧化層2為蝕刻停止層進行干法刻蝕，并去除圖案化的光刻膠層以及刻蝕后殘余的硬掩膜層，刻蝕剩余的半導體層3’和氧化層2’形成了多個溝道；

如圖4所示，然后執行步驟S104：移除剩余的氧化層，使得剩余的半導體層3’懸空于基底層1上方；

如圖5所示，然后執行步驟S105：熱退火處理使剩余的半導體層3’轉變為納米線。

上述的全包圍柵極器件納米線形成工藝中，因為要形成較大排布密度的納米線，納米線彼此之間的間距會很小，從而工藝上對光刻曝光圖案以及干法刻蝕能力的要求非常高，不易實現。

發明內容

本發明的目的在于提供一種形成全包圍柵極器件納米線的方法，能夠降低全包圍柵極器件納米線的制造工藝中對光刻曝光圖案以及刻蝕能力的要求，便于刻蝕的實現，簡化工藝復雜度。

為了實現上述目的，本發明提出一種形成全包圍柵極器件納米線的方法，包括步驟：

提供半導體襯底，所述半導體襯底包括基底層以及立于基底層上的絕緣層以及絕緣層上的半導體層；

在所述半導體層上形成硬掩膜層；

以所述硬掩膜層為掩膜，刻蝕所述半導體層，停止在所述絕緣層，形成多個預定義寬度的溝道；

在所述溝道暴露出的半導體層側壁上生長外延線；

移除所述硬掩膜層、半導體層以及所述絕緣層，使所述外延線懸空于所述基底層上方；

退火處理以形成懸空于所述基底層上方的納米線。

進一步地，所述半導體層為硅層或硅鍺層。

進一步地，所述絕緣層為氧化硅。

進一步地，所述硬掩膜層的材質為氮化硅或氧化硅。

進一步地，所述溝道的預定義寬度為5nm至50nm。

進一步地，所述外延線的材質為硅或者硅鍺。

進一步地，所述半導體層和外延層為異質材料。

進一步地，所述退火處理的氣體為氫氣和/或氬氣。

進一步地，所述納米線的直徑范圍包括2nm至20nm。

本發明還提供一種全包圍柵極結構器件，使用上述形成全包圍柵極器件納米線的方法，將所述納米線作為器件的溝道。

與現有技術先比，本發明所述的一種形成全包圍柵極器件納米線的方法的有益效果主要表現在：刻蝕出間距較大的溝道，有效降低了對光刻工藝的要求，提高了刻蝕能力。

附圖說明

圖1為現有技術的形成全包圍柵極器件納米線的方法步驟圖；

圖2至圖5為圖1所示的形成全包圍柵極器件納米線的方法過程的器件結構剖面示意圖；

圖6為本發明的形成全包圍柵極器件納米線的方法步驟圖；

圖7至圖11為圖6所示的形成全包圍柵極器件納米線的方法過程的器件結構剖面示意圖。

具體實施方式

作為示例，本發明的器件是基于絕緣體上硅或者絕緣體上硅鍺為襯底的晶片，但并不局限于此。

下面結合附圖對發明作進一步的描述。

請參考圖6，圖6是本發明的形成全包圍柵極器件納米線的方法步驟圖，包括步驟如下：