[發明專利]支持光纖通道協議的數據傳輸裝置及傳輸方法

有效

• 申請號: 201210302672.9
• 申請日: 2012-08-23
• 公開（公告）號: CN102833002A
• 公開（公告）日: 2012-12-19
• 發明（設計）人: 劉大同;彭宇;劉連勝;劉川;見其拓
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: H04B10/12
• 分類號: H04B10/12;G06F13/38
• 代理公司: 哈爾濱市松花江專利商標事務所 23109
• 代理人: 牟永林

1.一種支持光纖通道協議的數據傳輸裝置，它包括FPGA子板（1）、POWER?PC子板（2）和控制計算機（3），其特征在于：FPGA子板（1）包括FPGA中央處理器（1-1）、DDR2存儲器（1-2）、第一SFP光模塊（1-3）和第二SFP光模塊（1-4）；POWER?PC子板（2）包括PC主處理器（2-1）、SDRAM存儲器（2-2）、復雜可編程邏輯器CPLD(2-3)、FLASH芯片（2-4）、BOOTROM存儲器（2-5）、以太網接口（2-6）和異步串行通訊口UART（2-7），

FPGA中央處理器（1-1）的存儲控制信號輸入輸出端連接DDR2存儲器（1-2）的存儲控制信號輸出輸入端，FPGA中央處理器（1-1）的第一傳輸數據輸入輸出端連接第一SFP光模塊（1-3）的數據輸出輸入端，FPGA中央處理器（1-1）的第二傳輸數據輸入輸出端連接第二SFP光模塊（1-4）的數據輸出輸入端，FPGA中央處理器（1-1）通過PCI總線接口與控制計算機（3）連接，FPGA中央處理器（1-1）的UP接口連接PC主處理器（2-1）的UP接口，FPGA中央處理器（1-1）的MII接口連接PC主處理器（2-1）的MII接口，

PC主處理器（2-1）的數據存儲信號輸出輸入端連接SDRAM存儲器（2-2）的數據存儲信號輸入輸出端，PC主處理器（2-1）的邏輯信號輸出輸入端連接復雜可編程邏輯器CPLD（2-3）的邏輯信號輸入輸出端，PC主處理器（2-1）的FLASH信號輸出輸入端連接FLASH芯片（2-4）的FLASH信號輸入輸出端，PC主處理器（2-1）的BOOT信號輸出輸入端連接BOOTROM存儲器（2-5）的BOOT信號輸入輸出端，PC主處理器（2-1）上設置有以太網接口（2-6）和異步串行通訊口UART（2-7）。

2.根據權利要求1所述的支持光纖通道協議的數據傳輸裝置，其特征在于：所述FPGA中央處理器（1-1）包括數據組織與管理區（1-11）、第一編解碼區（1-12）、第二編解碼區（1-13）、DDR2存儲器控制區（1-14）、UP接口邏輯區（1-15）、MII接口邏輯區（1-16）和時鐘區（1-17），

FPGA中央處理器（1-1）的數據組織與管理區（1-11）通過PCI總線接口與控制計算機（3）連接，數據組織與管理區（1-11）的第一編解碼信號輸入輸出端連接第一編解碼區（1-12）的編碼解碼信號輸出輸入端，第一編解碼區（1-12）的傳輸數據輸入輸出端為FPGA中央處理器（1-1）的第一傳輸數據輸入輸出端，數據組織與管理區（1-11）的第二編解碼信號輸入輸出端連接第二編解碼區（1-13）的編碼解碼信號輸出輸入端，第二編解碼區（1-13）的傳輸數據輸入輸出端為FPGA中央處理器（1-1）的第二傳輸數據輸入輸出端，

數據組織與管理區（1-11）的UP接口信號輸出輸入端連接UP接口邏輯區（1-15）的UP接口信號輸入輸出端，UP接口邏輯區（1-15）的UP接口信號輸出輸入端為FPGA中央處理器（1-1）的UP接口，

數據組織與管理區（1-11）的MII接口信號輸出輸入端連接MII接口邏輯區（1-16）的MII接口信號輸入輸出端，MII接口邏輯區（1-16）的MII接口信號輸出輸入端為FPGA中央處理器（1-1）的MII接口，

數據組織與管理區（1-11）的存儲控制信號輸入輸出端連接DDR2存儲器控制區（1-14）的存儲控制信號輸出輸入端，DDR2存儲器控制區（1-14）的存儲控制信號輸入輸出端為FPGA中央處理器（1-1）的存儲控制信號輸入輸出端，

數據組織與管理區（1-11）的時鐘信號輸出輸入端連接時鐘區（1-17）的時鐘信號輸入輸出端。