[發明專利]應用CPLD的MPC8280最小系統及設置硬復位配置字的狀態轉換方法

有效

• 申請號: 201210301370.X
• 申請日: 2012-08-23
• 公開（公告）號: CN102854962A
• 公開（公告）日: 2013-01-02
• 發明（設計）人: 劉大同;彭宇;劉連勝;見其拓;劉川
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: G06F1/24
• 分類號: G06F1/24;G06F11/00
• 代理公司: 哈爾濱市松花江專利商標事務所 23109
• 代理人: 張宏威

技術領域

本發明涉及一種MPC8280最小系統。

背景技術

隨著技術的發展，單板系統對處理器的性能要求越來越高，高端處理器集成了許多常用的外設模塊，在構建單板系統時只需外擴少量器件就可以實現功能，有利于降低系統的不穩定性，在通信和高端嵌入式設備領域，高性能處理器PowerPC應用廣泛。這里以MPC8280最小系統為例進行說明。MPC8280提供了許多功能接口，用戶在使用時需要根據系統需求進行靈活選取，并正確配置相關寄存器和引腳狀態。

如MPC8280的時鐘設計，外圍總線頻率由系統輸入時鐘決定，通信處理器模塊CPM(Communications?Processor?Module)和內核G2_LE頻率由7位時鐘配置位決定，其中4位為硬復位配置字的28-31位MODCK_H，另3位為硬件配置引腳MODCK[1-3]。現有設計中有的直接將硬件配置引腳固定連接相應電平，獲得系統所需的CPM和內核時鐘，但這種方法不能更改硬件配置引腳的狀態。也有設計采用選焊電阻的方式給硬件配置引腳提供相應電平，相比上一種方法，有一定的靈活性，但每次改變時鐘都需要對貼片電阻進行拆除和焊接，需要調試人員掌握基本的焊接技能，同時，隨著拆焊次數的增多，將對PCB焊盤造成損傷，嚴重的會使焊盤脫落，導致硬件配置引腳不能獲得正常的電平，CPM和內核也就得不到時鐘信號，進而整個單板系統將不能正常工作，損失巨大。

又如為了增強PowerPC系統穩定性而加入的看門狗設計，已有許多方案，如授權公告號CN2519335Y的實用新型專利《一種看門狗的控制邏輯電路》、授權公告號CN2681231Y的實用新型專利《一種看門狗電路》都在PowerPC系統中使用了CPLD，用以通過對PowerPC給出的喂狗信號進行適當處理，實現可變時間的看門狗設計，但上述方法有一定的弊端。一方面，PowerPC內部集成了軟件看門狗定時器，用戶只需簡單配置寄存器就可以實現一定周期范圍內的看門狗，而且可以在引導系統執行完后，在應用程序中使用一個任務進行喂狗操作，還可避免由于引導程序執行時間較長需要延長看門狗定時周期的問題；另一方面，CPLD的引入也沒有用于增加系統設計的靈活性，兩方面都存在資源利用不充分的情況。

發明內容

本發明是為了解決現有應用CPLD的PowerPC不能實現縮短看門狗定時周期以及不能提高系統的靈活性的問題，提供一種應用CPLD的MPC8280最小系統及設置硬復位配置字的狀態轉換方法。

應用CPLD的MPC8280最小系統，它包括MPC8280、CPLD和TPS3110，

MPC8280的地址總線信號輸入引腳60x_BA[31-27]與CPLD的地址總線信號輸入引腳60x_BA[31-27]連接；

MPC8280的數據總線60x_BD[0-7]與CPLD的數據總線60x_BD[0-7]連接；

CPLD的電平信號輸出引腳MODCK[1-3]分別與MPC8280的時鐘硬件配置引腳MODCK[1-3]連接；

CPLD的中斷信號輸出引腳IRQ1#/IRQ2#分別與MPC8280的中斷信號輸入引腳IRQ1#/IRQ2#連接；

MPC8280的片選信號輸出端與CPLD的片選信號輸入端連接；

MPC8280的硬復位信號引腳HRESET#的輸出端與CPLD的硬復位信號引腳HRESET#的輸入端連接；

CPLD的軟復位信號引腳SRESET#的輸出端與MPC8280的軟復位信號引腳SRESET#的輸入端連接；

CPLD的上電復位信號引腳PORESET#的輸出端與MPC8280的上電復位信號引腳PORESET#的輸入端連接；

MPC8280的讀寫控制信號引腳BCTL0#與CPLD的讀寫控制信號引腳BCTL0#連接；MPC8280的使能控制信號引腳BCTL1#與CPLD的控制信號引腳BCTL1#連接；

CPLD的喂狗信號引腳WDI的輸出端與TPS3110的喂狗信號引腳WDI的輸入端連接；TPS3110的系統程序異常復位信號引腳RESET#的輸出端與CPLD的系統程序異常復位信號引腳RESET#的輸入端連接；CPLD的復位信號引腳soft_reset#的輸出端與TPS3110的復位信號引腳soft_reset#的輸入端連接。