[發明專利]一種制作在鍺硅外延層上的隧穿晶體管及其制備方法

無效

• 申請號: 201210290113.0
• 申請日: 2012-08-16
• 公開（公告）號: CN102779853A
• 公開（公告）日: 2012-11-14
• 發明（設計）人: 林曦;陳帆;劉梅;季偉;徐向明;王鵬飛;張衛
• 申請（專利權）人: 復旦大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L21/8238
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術領域

本發明屬于半導體器件技術領域，具體涉及一種隧穿晶體管及其制備方法。

背景技術

CMOS是complementary?metal-oxide?semiconductor（互補金屬氧化物半導體）的縮寫，它是一種半導體技術，可以將成對的MOS晶體管(n型MOS晶體管和p型MOS晶體管)集成在一塊硅片上，其主要工藝過程包括：光刻n阱（或p阱）位置并在襯底內形成n阱（或p阱）；光刻場區位置并進行場區氧化；進行柵氧化并淀積多晶硅；回刻多晶硅；進行p+（或者n+）離子注入；進行n+（或者p+）離子注入；淀積絕緣層；光刻接觸孔；蒸鍍金屬；回刻金屬。隨著半導體器件特征尺寸的不斷縮小，MOS晶體管的源、漏極間漏電流隨溝道長度的縮小迅速上升。在30納米以下，有必要使用新的器件以獲得較小的漏電流，降低芯片功耗。解決上述問題的方案之一就是采用隧穿晶體管結構，隧穿晶體管是一種漏電流非常小的晶體管，可以進一步縮小電路的尺寸、降低電壓，大大降低芯片的功耗。

目前，傳統硅基器件的發展逐漸達到物理和技術的雙重極限，而載流子遷移率退化成為影響器件性能進一步提升的關鍵因素，而采用高遷移率溝道材料是提高器件的驅動能力的一種十分有效的途徑。鍺材料在低電場下的空穴遷移率是硅材料的4倍，電子遷移率是硅材料的2倍，因此，鍺材料作為一種新的溝道材料以其更高的、更加對稱的載流子遷移率成為高性能MOS晶體管器件很有希望的發展方向之一。但是，鍺屬于較為活潑的材料，它和介電材料的界面容易發生氧化還原反應，生成氧化鍺，產生較多缺陷，進而影響材料的性能；同時，由于鍺儲量較少，價格昂貴，所以直接使用鍺作襯底是不合適的。

發明內容

本發明的目的在于提供一種驅動能力高、制造成本低的制作在鍺硅外延層上的隧穿晶體管及其制備方法。

本發明所提供的制作在鍺硅外延層上的隧穿晶體管，其主要包括：

在半導體襯底表面之上形成的鍺硅外延層；

在所述鍺硅外延層和所述半導體襯底內形成的具有第一種摻雜類型的源區；

在所述鍺硅外延層和所述半導體襯底內形成的具有第二種摻雜類型的漏區；

在所述鍺硅外延層內介于所述源區與所述漏區之間形成的溝道區域；

在所述溝道區域之上形成的柵介質層；

在所述柵介質層之上形成的柵極導電層；

通過調節所述的柵極上的電壓實現調控所述源區和漏區之間的隧穿載流子產生率。

所述的半導體襯底為硅或者為絕緣體上的硅。

所述的柵介質層為二氧化硅，或者為具有高介電常數值的絕緣材料。

所述的柵極導電層為摻雜的多晶硅，或者為金屬導電材料。

所述的第一種摻雜類型為n型摻雜，所述的第二種摻雜類型為p型摻雜；或者，所述的第一種摻雜類型為p型摻雜，所述的的第一種摻雜類型為n型摻雜。

本發明中，制作所述的在鍺硅外延層上的隧穿晶體管的制備方法，具體步驟如下；

在半導體襯底表面之上選擇性生長鍺硅外延層；

在所述鍺硅外延層之上生長第一層絕緣薄膜；

在所述第一層絕緣薄膜之上生長第一層導電薄膜；

在所述第一層導電薄膜之上淀積一層光刻膠并掩膜、曝光、顯影定義出隧穿晶體管的柵極位置；

刻蝕掉沒有被光刻膠保護的所述第一層導電薄膜與所述第一層絕緣薄膜，剩余的所述第一層導電薄膜與所述第一層絕緣薄膜形成隧穿晶體管的柵極；

剝除光刻膠；

在所述鍺硅外延層和所述半導體襯底內、所述柵極的一側形成隧穿晶體管的源區；

在所述鍺硅外延層和所述半導體襯底內、所述柵極的非源區側形成隧穿晶體管的漏區。

如上所述的制作在鍺硅外延層上的隧穿晶體管的制造方法，所述的半導體襯底為硅或者為絕緣體上的硅。

如上所述的制作在鍺硅外延層上的隧穿晶體管的制造方法，所述的第一層絕緣薄膜為二氧化硅，或者為具有高介電常數值的絕緣材料。

如上所述的制作在鍺硅外延層上的隧穿晶體管的制造方法，所述的第一層導電薄膜為摻雜的多晶硅，或者為金屬導電材料。

本發明先在半導體襯底之上外延生長鍺硅外延層，然后再在鍺硅外延層上制備隧穿晶體管，所得到的隧穿晶體管具有高的開關電流，而且，本發明所提出的制作在鍺硅外延層上的隧穿晶體管的制造方法與傳統的COMS工藝兼容，工藝過程簡單，制造成本低。

附圖說明

圖1為本發明提供的制作在鍺硅外延層上的隧穿晶體管的一個實施例的截面圖。