[發明專利]一種橫向擴散金屬氧化物半導體器件的制作方法

有效

• 申請號: 201210269846.6
• 申請日: 2012-08-01
• 公開（公告）號: CN102856209A
• 公開（公告）日: 2013-01-02
• 發明（設計）人: 鄭志星
• 申請（專利權）人: 成都芯源系統有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及半導體器件，具體涉及橫向擴散金屬氧化物半導體（LDMOS）器件。

背景技術

LDMOS器件廣泛應用于高壓領域，例如用于電源、電源控制、通信、汽車電子和工業控制等領域。LDMOS器件的擊穿電壓是影響其性能的一個關鍵參數。因此，設計LDMOS器件的主要目標便是如何在保持其它性能的前提下提高擊穿電壓，其中影響擊穿電壓的因素有很多。

在一些應用中，一片集成電路芯片上需要集成多個對擊穿電壓要求不同的LDMOS器件。

為了實現上述要求，現有的技術往往采用增加掩膜層來實現，或者采用復雜的步驟實現，這些方法很大地提高了成本。

因此，有必要提出一種低成本的方法來解決上述問題，消除上述缺陷。

發明內容

為了解決前面描述的一個問題或者多個問題，本發明提出一種通過調節阱的布圖寬度或布圖間隔來控制橫向擴散金屬氧化物半導體的體區彎度和擊穿電壓的制作方法。

根據本發明一實施例的一種在半導體襯底上制作橫向擴散金屬氧化物半導體（LDMOS）器件的方法，包括：制作柵極；制作體區，其中所述體區包含體區彎度，制作所述體區包括：在所述半導體襯底上制作阱，其中所述阱為第一摻雜類型，和制作基區，其中所述基區為所述第一摻雜類型，所述基區和所述阱部分重疊，且所述基區比所述阱深度淺；以及制作源極區和漏極接觸區，其中所述源極區和所述漏極接觸區為第二摻雜類型，所述源極區在所述柵極一側和所述體區相接，所述漏極接觸區位于所述柵極的另一側；其中通過調節所述阱的布圖寬度來控制所述體區彎度。

根據本發明又一實施例的一種在半導體襯底上制作橫向擴散金屬氧化物半導體（LDMOS）器件的方法，包括：制作第一阱，所述第一阱為第一摻雜類型，所述第一阱包含布圖間隔；制作體區，所述體區含體區彎度，制作所述體區包括：在所述布圖間隔中制作第二阱，所述第二阱為第二摻雜類型，和制作基區，所述基區為所述第二摻雜類型，所述基區和所述第二阱部分重疊，且所述基區比所述第二阱深度淺；制作柵極；以及制作源極區和漏極接觸區，其中所述源極區和所述漏極接觸區為所述第一摻雜類型，所述源極區在所述柵極一側和所述體區相接，所述漏極接觸區位于所述柵極的另一側；其中通過調節所述第一阱的布圖間隔寬度來控制所述體區彎度。

附圖說明

為了更好的理解本發明，將根據以下附圖對本發明進行詳細描述：

圖1示出了一個現有的LDMOS器件截面圖；

圖2示出了半導體的阱形成過程中注入寬度影響注入深度的一種現象；

圖3A-3F示出了根據本發明一實施例的N型LDMOS器件制造方法，其中該LDMOS的體區彎度受P阱的布圖寬度調節；

圖4A和圖4B分別示出了根據本發明一實施例的一個含較小P阱寬度的LDMOS器件截面圖和一個含較大P阱寬度的LDMOS器件截面圖；

圖5A示出了根據本發明一實施例的P阱布圖寬度和體區彎度的關系圖；圖5B示出了根據本發明一實施例的P阱布圖寬度和擊穿電壓的關系圖；

圖6A-6D示出了根據本發明一實施例的制造LDMOS器件的另一方法；

圖7A-7G示出了根據本發明一實施例的制造N型LDMOS器件的第三種方法，其中LDMOS器件的體區彎度受N阱的布圖間隔寬度控制；

圖8示出了根據本發明一實施例的包含LDMOS器件的半導體器件截面圖。

同樣的附圖標記在不同附圖中表明相同或相似的內容。

具體實施方式

下面參照附圖充分描述本發明的包括LDMOS器件的半導體器件及其制作方法的各示范實施例。在一個實施例中，半導體器件包括集成于半導體襯底內的LDMOS器件。LDMOS器件包括柵極、體區、源極區和漏極接觸區。其中LDMOS器件的體區彎度通過調節體區阱的布圖寬度來控制。在下面對本發明的詳細描述中，為了更好地理解本發明，描述了大量的細節。然而，本領域技術人員將理解，沒有這些具體細節，本發明同樣可以實施。為了清晰明了地闡述本發明，本文簡化了一些具體結構和功能的詳細描述。此外，在一些實施例中已經詳細描述過的類似的結構和功能，在其它實施例中不再贅述。盡管本發明的各項術語是結合具體的示范實施例來一一描述的，但這些術語不應理解為局限于這里闡述的示范實施方式。

在關于本發明的描述中，A和B“正相關”表示當B增大時A也相應增大，或者說當Ｂ降低時Ａ也相應降低，反之亦然。Ａ和Ｂ“負相關”表示Ａ和Ｂ呈彼此消長的關系，即當Ｂ增大時Ａ相應降低或當Ｂ降低時Ａ相應增大。