[發明專利]移位寄存器單元及其驅動方法、移位寄存器和顯示裝置

有效

• 申請號: 201210269029.0
• 申請日: 2012-07-30
• 公開（公告）號: CN102779478A
• 公開（公告）日: 2012-11-14
• 發明（設計）人: 吳仲遠
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: G09G3/32
• 分類號: G09G3/32;G09G3/20
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;趙愛軍

技術領域

本發明涉及有機發光顯示領域，尤其涉及一種移位寄存器單元及其驅動方法、移位寄存器和顯示裝置。

背景技術

在有源驅動顯示（Active?Matrix?Display）中，各行的掃描線（scan?line）和各列的掃描線（data?line）交叉構成了一個有源矩陣。一般采用逐行掃描的方法，依次打開各行的門管，將數據線上的電壓寫入像素。在顯示背板上集成行掃描驅動電路，具有窄邊化、低成本的優勢，已經在大多數LCD/AMOLED顯示器件中采用。

目前制造顯示器件背板的工藝有很多種，如a-Si，LTPS，Oxide（氧化物）TFT等。a-Si工藝較成熟，成本低，但是a-Si?TFT具有遷移率低和穩定性差的缺點。LTPS?TFT速度快、穩定性好，但是均勻性差，成本高，還不適于大尺寸面板的制備。氧化物TFT遷移率較高，均勻性好，成本低，是未來最適合大尺寸面板顯示的技術，但是氧化物TFT的I-V轉移特性通常為耗盡型，即在氧化物TFT的柵源電壓Vgs為零時，其仍然導通。

耗盡型TFT（薄膜晶體管）給顯示器件背板集成移位寄存器帶來很大難度。圖1A是傳統的移位寄存器的結構圖，圖1A中所有的晶體管都是n型薄膜晶體管。如圖1A所示，傳統的移位寄存器包括第一輸出晶體管T1、第二輸出晶體管T2、控制T1的第一控制模塊11和控制T2的第二控制模塊12，每一級的移位寄存器的輸出端與下一級移位寄存器的輸入端連接，并交替通過兩個占空比為50％的時鐘信號CLK1、CLK2所控制，所有的輸入信號和控制信號擺幅為VGL~VGH，VGL為低電平，VGH為高電平。第一輸出晶體管T1與時鐘信號CLK2和輸出端OUT(n)連接，起到傳輸高電平的作用；第二輸出晶體管T2與輸出低電平VGL的低電平輸出端和輸出端OUT(n)連接，起到傳輸低電平的作用。

如圖1B所示，該移位寄存器的工作可以分三個階段：

第一個階段是預充電階段，當前一級移位寄存器的輸出端OUT(n-1)產生一個高電平脈沖時，控制PU點（與T1的柵極連接的節點，也即上拉節點）被充電至高電平VGH，同時控制PD點（與T2的柵極連接的節點，也即下拉節點）被放電至低電平VGL，此時T1導通，將CLK2的低電平傳至輸出端OUT(n)，而T2關斷；

第二個階段為求值階段，在下一個時鐘周期，PU點變為浮空狀態，即與其相連的第一輸出控制模塊的晶體管都被關斷，沒有信號過來。CLK2從低電平變為高電平，隨著輸出電壓的上升，PU點電壓被連接在T1的柵極和輸出端OUT(n)之間的電容自舉到一個更高的電平，從而保證輸出端OUT(n)的輸出電壓沒有閾值損失，此時PD點保持為低電平，使T2關斷，防止輸出端OUT(n)輸出的高電平通過T2漏電；

第三個階段為復位階段，即再下一個時鐘周期，CLK2變為低電平，CLK1變為高電平，PU點被放電至低電平，PD點被重新充電至高電平，這時T1關斷，T2導通，輸出端OUT(n)的輸出電壓通過T2保持低電平。

由圖1B可知，PU點和PD點形成互反的關系，避免T1和T2同時導通造成輸出異常。

然而如果圖1A中的T1和T2為耗盡型晶體管，輸出則會產生較大的失真。首先，在求值階段，PU點電壓為高電平使T1管導通，PD點電壓雖然被放電至低電平VGL，但是由于T2的耗盡型特性，T2的Vgs雖然為0但仍不能正常關斷，產生漏電流，即T1和T2同時導通，則輸出端OUT(n)輸出的高電平取決于T1和T2的電阻分壓，通常會比正常所需高電平低很多，進而會影響下一級移位寄存器的正常工作，可能造成后級失效。其次，在復位階段，PU點電壓為低電平，PD點電壓為高電平，輸出端OUT(n)的輸出電壓為低電平，同時由于T1為耗盡型晶體管，T1始終導通，如果CLK2變為高電平，則輸出端OUT(n)的輸出電壓會產生高電平脈沖，其電位取決于T1和T2的電阻分壓。輸出端OUT(n)的輸出電壓的正常波形如圖1C中實線所示，輸出端OUT(n)的輸出電壓的失真后的波形如圖1C中虛線所示。