[發明專利]一種基于McBSP接口分時復用的背板總線及其分時復用方法

有效

• 申請號: 201210268384.6
• 申請日: 2012-07-30
• 公開（公告）號: CN102866974A
• 公開（公告）日: 2013-01-09
• 發明（設計）人: 詹雄;趙剛;王宇紅;黃大鋼;崔虎寶
• 申請（專利權）人: 國家電網公司;國網智能電網研究院;中電普瑞科技有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/40
• 代理公司: 北京安博達知識產權代理有限公司 11271
• 代理人: 徐國文

1.一種基于McBSP接口分時復用的背板總線，其特征在于，所述背板總線包括數字信號處理器DSP模塊、背板總線接口模塊和背板總線邏輯控制模塊；所述數字信號處理器DSP模塊、背板總線接口模塊和背板總線邏輯控制模塊均設置于電力電子控制器CPU板卡上；所述CPU板卡的數量至少為2；

其中：數字信號處理器DSP模塊：通過多通道緩沖串行外設接口McBSP接口與背板總線接口模塊相連接并收發實時數據信息；

背板總線接口模塊：用于在各板卡的數字信號處理器DSP模塊間建立數據通信通道；

背板總線邏輯控制模塊：用于控制背板數據總線數據流，完成背板總線的分時復用，用于實現各板卡的數字信號處理器DSP模塊間的實時數據交互。

2.如權利要求1所述的基于McBSP接口分時復用的背板總線，其特征在于，所述背板總線邏輯控制模塊分別與數字信號處理器DSP模塊和背板總線接口模塊連接。

3.如權利要求1所述的基于McBSP接口分時復用的背板總線，其特征在于，所述數字信號處理器DSP模塊采用32位浮點數字信號處理器TMS320C6713芯片或者TMS320F28335芯片；所述數字信號處理器DSP模塊采用帶有McBSP接口的數字信號處理器。

4.如權利要求1所述的基于McBSP接口分時復用的背板總線，其特征在于，所述背板總線接口模塊采用M-LVDS收發器，所述M-LVDS收發器型號為SN65MLVD204芯片，該芯片內部設置有數據通信ESD防護電路。

5.如權利要求1所述的基于McBSP接口分時復用的背板總線，其特征在于，所述背板總線邏輯控制模塊采用可編程邏輯器件。

6.如權利要求1所述的基于McBSP接口分時復用的背板總線，其特征在于，所述背板總線邏輯控制模塊的可編程邏輯器件從數字信號處理器DSP模塊處獲取配置信息，產生背板總線接口模塊M-LVDS收發器的方向控制信號。

7.如權利要求1所述的基于McBSP接口分時復用的背板總線，其特征在于，所述數字信號處理器DSP模塊、背板總線接口模塊和背板總線邏輯控制模塊的數量均至少為2；至少為2的背板總線接口模塊之間通過背板互連線連接。

8.一種基于McBSP接口分時復用的背板總線分時復用方法，其特征在于，所述方法包括下述步驟：

（1）設定McBSP通信速率，按照各板卡CPU間需要交互的信息量配置數字信號處理器DSP模塊的數據幀通道信息和幀數據周期；設定其中一塊板卡數字信號處理器DSP模塊的McBSP接口處于主狀態，主動產生數據幀同步信號和時鐘信號；

（2）所述背板總線邏輯控制模塊中的可編程邏輯器件依據步驟（1）確定的McBSP接口的多通道配置信息，確定各板卡發送數據的時間片段信息；設立對McBSP接口總線時鐘信號進行計數的計數器，并在McBSP接口的幀同步信號高電平情況下清該計數器；計數器的計數值與時間片段信息比較，并產生背板總線接口模塊中M-LVDS收發器的方向控制信號；

（3）各CPU板卡的數字信號處理器DSP模塊按照步驟（1）完成的配置信息，自動發送和接收數據，完成各CPU板卡的數字信號處理器DSP模塊間的實時數據交互。