[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201210261967.6
• 申請日: 2012-07-26
• 公開（公告）號: CN103579110A
• 公開（公告）日: 2014-02-12
• 發明（設計）人: 鄧浩;張彬
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/318
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

技術領域

本發明涉及半導體制造工藝，具體而言涉及一種形成雙應力層的方法。

背景技術

當半導體制造工藝的節點達到90nm及以下時，應力技術（Stress?Engineering）被廣泛使用以提高半導體器件溝道區中的載流子遷移率。對于CMOS而言，通常在其襯底上形成雙應力層來提高其溝道區中的載流子遷移率，其中，拉應力層用于提高NMOS溝道區中的電子遷移率，壓應力層用于提高PMOS溝道區中的空穴遷移率。然而，在形成所述雙應力層時，構成所述雙應力層的拉應力層和壓應力層在二者的交匯處存在相互重疊的部分。所述相互重疊的部分將會產生一邊界鄰近效應，該效應將導致溝道區中的載流子遷移率的顯著下降。同時，所述相互重疊的部分還將對后續的接觸孔蝕刻工藝的實施造成一定程度的困擾。

為解決上述問題，現有技術提出了一種形成所述雙應力層的方法：首先，如圖1A所示，提供半導體襯底100，在所述半導體襯底100上形成有柵極結構，在所述柵極結構的兩側形成有緊靠所述柵極結構的側壁結構，所述半導體襯底100中的隔離結構101將所述半導體襯底100分為NMOS部分和PMOS部分，接下來，在所述半導體襯底100上依次形成一拉應力層102和一氧化物層103，所述氧化物層103的厚度遠大于所述柵極結構的高度；接著，如圖1B所示，去除覆蓋所述PMOS部分的拉應力層102和氧化物層103，然后，在所述半導體襯底100上形成一壓應力層104，形成在所述半導體襯底100上、所述柵極結構頂部以及覆蓋所述NMOS部分的氧化物層103的頂部的壓應力層104的厚度要大于形成在所述側壁結構上和覆蓋所述NMOS部分的氧化物層103的側部上的壓應力層104的厚度；接著，如圖1C所示，各向同性蝕刻所述壓應力層104，以去除形成在所述側壁結構上和覆蓋所述NMOS部分的氧化物層103的側部上的壓應力層104，所述蝕刻過程結束后，在所述拉應力層102和所述壓應力層104相接觸的位置形成一自對準界面105;接著，如圖1D所示，在所述半導體襯底100上形成一氧化物層106，所述氧化物層的厚度很薄，足以覆蓋CMOS的表面即可，接下來，形成一圖案化的光刻膠層107，以覆蓋所述PMOS部分以及覆蓋所述NMOS部分的壓應力層104的一部分;接著，如圖1E所示，以所述圖案化的光刻膠層107為掩膜，去除暴露出來的氧化物層106，然后，采用各向同性蝕刻工藝去除覆蓋所述NMOS部分的壓應力層104;接著，如圖1F所示，去除所述圖案化的光刻膠層107，然后，去除所述氧化物層106的其余部分和覆蓋所述NMOS部分的氧化物層103。接下來，可以實施后續工藝完成CMOS的制造，所述后續工藝與傳統的CMOS制造工藝完全相同。

在上述工藝過程中，形成所述自對準界面105的同時，形成在所述PMOS部分的柵極結構兩側的側壁結構上的壓應力層104被去除，由此將減弱壓應力層104對所述PMOS部分的溝道區施加的應力。因此，需要提出一種方法，在形成所述自對準界面105的同時，形成在所述PMOS部分的柵極結構兩側的側壁結構上的壓應力層104不被去除。

發明內容

針對現有技術的不足，本發明提供一種半導體器件的制造方法，包括以下步驟：

a)提供半導體襯底，所述半導體襯底包括NMOS區和PMOS區，在所述NMOS區和所述PMOS區上形成有柵極結構，且在所述柵極結構兩側形成有緊靠所述柵極結構的側壁結構；

b)在所述半導體襯底上依次形成一具有拉應力的應力層和一厚氧化物層，以覆蓋所述NMOS區和所述PMOS區；

c)去除覆蓋在所述PMOS區的氧化物層和具有拉應力的應力層；

d)形成一具有壓應力的應力層，以覆蓋所述PMOS區和所述NMOS區；

e)形成一犧牲層，以覆蓋所述具有壓應力的應力層；

f)回蝕刻所述犧牲層，以露出位于覆蓋在所述NMOS區的氧化物層的頂部的具有壓應力的應力層；

g)去除所述位于覆蓋在所述NMOS區的氧化物層的頂部和側壁上的具有壓應力的應力層；

h)去除所述犧牲層和所述氧化物層。

進一步，采用化學氣相沉積工藝實施所述步驟b)。

進一步，所述具有拉應力的應力層的材料為氮化硅。

進一步，所述厚氧化物層的厚度為5000-10000埃。

進一步，所述步驟c)包括以下步驟：在所述氧化物層上形成一圖案化的光刻膠層，以遮蔽所述NMOS區；采用等離子體各向同性蝕刻工藝去除覆蓋在所述PMOS區的氧化物層和具有拉應力的應力層；采用灰化工藝去除所述光刻膠層。