[發明專利]超結功率器件制造方法以及半導體器件制造方法

有效

• 申請號: 201210261730.8
• 申請日: 2012-07-26
• 公開（公告）號: CN102760647A
• 公開（公告）日: 2012-10-31
• 發明（設計）人: 賈璐
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/027
• 分類號: H01L21/027;H01L21/336
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體制造領域，更具體地說，本發明涉及一種超結功率器件制造方法、以及采用了該超結功率器件制造方法的半導體器件制造方法。

背景技術

傳統VDMOSFET（垂直雙擴散金屬-氧化物半導體場效應晶體管）的導通電阻包括以下幾項：源極接觸電阻、源區的電阻、溝道電阻、JFET（結晶型場效應晶體管）電阻、漂移層電阻、襯底電阻。

傳統高壓功率VDMOSFET器件用漂移層作電壓支持層，其導通電阻主要就是漂移層電阻。漂移層的耐壓能力由其厚度和摻雜濃度決定。所以，為了提高擊穿電壓，必須同時增加漂移層厚度和降低其摻雜濃度。這就使得漂移層的電阻不斷增加。在導通狀態時，尤其是高壓時，漂移層電阻占導通電阻的主要部分。因此，如何在保證擊穿電壓的前提下使導通電阻，尤其是漂移層電阻，降低更多，直至突破硅限，已成為人們競相研究的熱門領域。

1988年，飛利浦美國公司申請美國專利，第一次給出了在橫向高壓MOSFET中采用交替的pn結構代替傳統功率器件中低摻雜漂移層作電壓支持層的方法。1997年提出了超結(super?junction)理論概念。

圖1至圖11示意性地示出了根據現有技術的超結功率器件制造方法。如圖1至圖11所示，根據現有技術的超結功率器件制造方法包括：首先，在硅襯1表面生長第一外延層2，襯底和第一外延層具有第一摻雜類型，例如N型摻雜，如圖1所示。

此后，在第一外延層2表面的切割道區刻蝕形成初始位置對準標記，稱為第一標記M1，如圖2所示。

此后，以第一標記M1為位置基準，利用摻雜掩膜版在第一外延層表面形成第一光阻層PR1，然后利用第一光阻層PR1執行多次注入高能離子形成第一柱狀摻雜區A1；圖3示出了執行3次注入高能離子形成第一柱狀摻雜區A1的情況。

此后，去掉第一光阻層PR1，在第一外延層2的表面形成第二外延層3，其中在第二外延層3上的對應位置形成一個與第一標記M1相對應的第二標記M2；然后利用摻雜掩膜版，以第二外延層上的第二標記M2為基準，再次形成與第一光阻層PR1相同的重復光阻層PR10，然后利用重復光阻層PR10執行多次（例如3次）注入高能離子形成第二柱狀摻雜區A2。第一柱狀摻雜區A1和第二柱狀摻雜區A2采用同一塊掩膜版（摻雜掩膜版），并且，第一柱狀摻雜區A1和第二柱狀摻雜區A2都具有第二摻雜類型，例如P型摻雜，所得到的結構如圖4所示。

此后，去除重復光阻層PR10，所得到的結構如圖5所示。

此后，在第二外延層表面3形成硬掩膜層4和光阻層PR2，以第二標記為M2基準，采用溝槽掩膜版曝光顯影并刻蝕，形成溝槽T1、T2、T3，所得到的結構如圖6所示。

此后，去掉第二光阻層PR2和硬掩膜層4，所得到的結構如圖7所示。

此后，在溝槽側壁和底部以及第二外延層3表面，通過熱氧化形成柵氧層5；再填入柵電極層6。在此過程中，柱狀摻雜層（A1、A2）會擴散，彼此連接。從而形成PN相間的載流子漂移區，所得到的結構如圖8所示。

此后，通過例如化學研磨或刻蝕工藝，除去表面的柵電極層6，所得到的結構如圖9所示。

此后，以體區摻雜掩膜版在表面形成第三光阻層PR3，注入粒子，形成體區8。體區8摻雜為第二類型摻雜，體區8和柱狀摻雜層連接。體區掩膜層的注入還會在元胞最外圍的區域形成擊穿保護環9，所得到的結構如圖10所示。

此后，以源區摻雜掩膜版在表面形成第四光阻層PR4，注入粒子，形成源區10，其摻雜類型為第一摻雜類型，所得到的結構如圖11所示。

但是，上述工藝過程需要使用較多的掩膜版。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠減少掩膜版數量的超結功率器件制造方法、以及采用了該超結功率器件制造方法的半導體器件制造方法。