[發(fā)明專利]基于DSP與FPGA的一體化數(shù)據(jù)采集系統(tǒng)

無效

• 申請?zhí)枺?/td>: 201210258161.1
• 申請日: 2012-07-25
• 公開（公告）號: CN102759916A
• 公開（公告）日: 2012-10-31
• 發(fā)明（設計）人: 侯棟炎
• 申請（專利權(quán)）人: 江蘇中凌高科技有限公司
• 主分類號: G05B19/418
• 分類號: G05B19/418
• 代理公司: 揚州市錦江專利事務所 32106
• 代理人: 江平

技術(shù)領(lǐng)域

本發(fā)明涉及用于對各通信機房（基站）的動力設備及環(huán)境參數(shù)進行集中監(jiān)控管理的技術(shù)領(lǐng)域，特別是基于DSP與FPGA的一體化數(shù)據(jù)采集系統(tǒng)。

背景技術(shù)

隨著現(xiàn)代高速鐵路的快速發(fā)展，對通信系統(tǒng)的要求日益提高。不僅在應急通信系統(tǒng)、信號傳輸系統(tǒng)和調(diào)度系統(tǒng)上引進新設備、新產(chǎn)品，而且在動力環(huán)境集中監(jiān)控方面也要求數(shù)據(jù)和視頻高度集中的綜合網(wǎng)絡管理系統(tǒng)，實現(xiàn)對通信機房（基站）的綜合智能化統(tǒng)一管理。目前行業(yè)內(nèi)采用的一體化采集系統(tǒng)，因為各設備生產(chǎn)商不同，數(shù)據(jù)信息和視頻信息分別采用各自獨立的運行管理系統(tǒng)，無法統(tǒng)一管理，給運行維護人員帶來了麻煩，且增加了系統(tǒng)運行成本。

發(fā)明內(nèi)容

本發(fā)明提供一種基于DSP與FPGA的一體化數(shù)據(jù)采集系統(tǒng)，其目的是解決行業(yè)內(nèi)無法集成數(shù)據(jù)信息采集和視頻信息與一體的采集系統(tǒng)，確保通信機房（基站）內(nèi)各種設備正常運行。

本發(fā)明包括上位機監(jiān)控中心、DSP控制電路、FPGA控制電路、雙端口RAM、采集電路、串口通信電路、網(wǎng)絡通信電路和數(shù)據(jù)存儲電路,采集電路與DSP控制電路相連，串口通信電路與DSP控制電路相連，上位機監(jiān)控中心通過網(wǎng)絡通信電路與FPGA控制電路連接，在DSP控制電路和FPGA控制電路之間連接雙端口RAM，F(xiàn)PGA控制電路還與數(shù)據(jù)存儲電路連接。

本發(fā)明以高速DSP與FPGA構(gòu)成的雙處理器結(jié)構(gòu)作為系統(tǒng)的控制核心，可通過采集電路與環(huán)境監(jiān)控設備將溫濕度檢測、紅外報警、煙霧檢測、水浸檢測、門磁告警、燈控系統(tǒng)實現(xiàn)數(shù)據(jù)采集后，集中監(jiān)控、統(tǒng)一管理等操作。通過串口通信電路與智能設備：電池巡檢儀、精密空調(diào)、智能電表、智能電源、智能門禁進行數(shù)據(jù)通信、維護管理、運行控制等操作。通過網(wǎng)絡通信電路與視頻監(jiān)控設備進行通信，對現(xiàn)場進行實時視頻監(jiān)控，并傳輸數(shù)據(jù)視頻信息到上位機監(jiān)控中心，組建一個系統(tǒng)的綜合管理平臺。

附圖說明

圖1為本發(fā)明的結(jié)構(gòu)示意圖。

具體實施方式

如圖1所示，本發(fā)明由上位機監(jiān)控中心1、DSP控制電路2、FPGA控制電路3、雙端口RAM4、采集電路5、串口通信電路6、網(wǎng)絡通信電路7和數(shù)據(jù)存儲電路8組成。

采集電路5與DSP控制電路2相連，串口通信電路6與DSP控制電路2相連，上位機監(jiān)控中心1通過網(wǎng)絡通信電路7與FPGA控制電路3連接，在DSP控制電路2和FPGA控制電路3之間連接雙端口RAM4，F(xiàn)PGA控制電路3還與數(shù)據(jù)存儲電路8連接。

本發(fā)明的工作過程是這樣的：

采集電路5與外設的環(huán)境監(jiān)控設備連接，被采集的信號可以是4～20mA?的電流信號、?0～5V?的電壓信號、0～24V?的開關(guān)量信號，信號經(jīng)采集電路5后直接送至DSP控制電路2進行運算處理。

外圍的智能設備接入串口通信電路6，接口類型有RS232、RS422、RS485，可根據(jù)通信機房（基站）內(nèi)的具體設備作靈活配置，DSP控制電路2負責對由串口通信電路6接收到數(shù)據(jù)信息做分析處理。

網(wǎng)絡通信電路7與視頻監(jiān)控設備連接通信，接收到的視頻信息送至FPGA控制電路3進行處理。

DSP控制電路2和FPGA控制電路3分析處理過程中的臨時數(shù)據(jù)信息由數(shù)據(jù)存儲電路8進行存儲。

DSP控制電路2與FPGA控制電路3通過雙端口RAM4進行大批量數(shù)據(jù)交互，處理過后的數(shù)據(jù)信息和視頻信息一起被傳輸至上位機監(jiān)控中心1，綜合統(tǒng)一管理。