[發明專利]一種多進制LDPC的串行FHT-BP譯碼方法及裝置

有效

• 申請號: 201210253867.9
• 申請日: 2012-07-20
• 公開（公告）號: CN102801432A
• 公開（公告）日: 2012-11-28
• 發明（設計）人: 陳昕;鄒光南;石云;劉宇;楊博
• 申請（專利權）人: 航天恒星科技有限公司
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 安麗

1.一種多進制LDPC的串行FHT-BP譯碼方法，包括：

步驟1：變量節點和校驗節點的初始化；

步驟2：變量節點更新；

步驟3：校驗節點更新；

步驟4：對變量節點和校驗節點進行譯碼判決，若判決通過則將譯碼結果輸出，否則返回步驟2；

其特征在于：

在步驟1中，通過以下方法進行初始化

將用于更新變量節點V_mn的消息lq_mn初始化為0；

將用于更新校驗節點C_mn的消息lr_m初始化為編碼信息經FHT變換后的和值，所述編碼信息由待譯碼碼字確定；

在步驟2中，根據下式利用lq_mn對變量節點V_mn進行更新，

lq_mn＝IFHT[lr_m-FHT[lq′_n-lq′_mn]]

其中，lq′_mn為用于對變量節點V_mn進行前次更新時的消息；

在步驟3中，根據下式利用lr_mn對校驗節點C_mn進行更新，

lr_m＝lr′_m+FHT[lq_n-lq_mn]

其中，lr′_m為對校驗節點C_mn前次更新時的消息；lq_n＝lq′_n-lq′_mn+lq_mn

2.根據權利要求1所述的一種多進制LDPC的串行FHT-BP譯碼方法，其特征在于：采用一維存儲空間用于進行校驗節點更新的消息lr_m。

3.一種多進制LDPC的串行FHT-BP譯碼裝置，包括：初始化模塊、變量節點更新模塊、校驗節點更新模塊和判決輸出模塊，其中，所述判決輸出模塊對變量節點更新模塊和校驗節點更新模塊的譯碼結果判決，并根據判決結果輸出譯碼結果，

其特征在于：所述變量節點更新模塊包括變量節點運算模塊和第一存儲模塊；所述校驗節點更新模塊包括：校驗節點運算模塊和第二存儲模塊

在譯碼開始前，所述初始化模塊利用0對第一存儲模塊進行初始化；利用編碼信息的經FHT變換后的和值對第二存儲模塊進行初始化；

在譯碼過程中，所述變量節點模塊利用變量節點運算模塊根據下式對變量節點進行更新：

lq_mn＝IFHT[lr_m-FHT[lq′_n-lq′_mn]]

并將獲得的lq_mn輸出給所述校驗節點模塊；其中，lq′_mn為用于對變量節點V_mn進行前次更新時的消息；

所述校驗節點模塊利用校驗節點運算模塊根據下式對校驗節點進行更新：

lr_m＝lr′_m+FHT[lq_n-lq_mn]

其中，lr′_m為對校驗節點C_mn前次更新時的消息；lq_n＝lq′_n-lq′_mn+lq_mn

4.如權利要求3所述的一種多進制LDPC的串行FHT-BP譯碼裝置，其特征在于：所述校驗節點更新模塊中的第二存儲模塊的存儲空間為一維存儲空間。