[發(fā)明專利]與體硅襯底絕緣的半導(dǎo)體器件結(jié)構(gòu)及其形成方法

無效

• 申請?zhí)枺?/td>: 201210247449.9
• 申請日: 2012-07-17
• 公開（公告）號: CN102891087A
• 公開（公告）日: 2013-01-23
• 發(fā)明（設(shè)計）人: 約翰·Y·陳;布恩·欽·劉
• 申請（專利權(quán)）人: 輝達(dá)公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/762;H01L29/78
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 徐丁峰;魏寧

技術(shù)領(lǐng)域

本發(fā)明的實施例總體上涉及半導(dǎo)體制造，且具體而言，涉及一種與體硅襯底絕緣的半導(dǎo)體器件結(jié)構(gòu)及其形成方法。

背景技術(shù)

集成電路中持續(xù)增大的器件密度致使器件性能和成本的不斷改進(jìn)。為了有利于器件密度的進(jìn)一步增大，不斷需要新技術(shù)以允許半導(dǎo)體器件的特征尺寸減小。

用以有利于器件密度增大的一類半導(dǎo)體器件為鰭式場效應(yīng)晶體管（fin?field?effect?transistor）或finFET。不同于較為傳統(tǒng)的平面晶體管，finFET為三維結(jié)構(gòu)，其中，晶體管的體由一般稱作“鰭（fin）”的垂直結(jié)構(gòu)形成，并且晶體管的柵極形成在fin的兩側(cè)或更多側(cè)。finFET一般允許對短溝道FET器件電流進(jìn)行較好的柵極控制，并且因此有利于集成電路中的器件密度增大，而不降低器件性能或增大功耗。

finFET的設(shè)計和制造中的重要缺點在于每個finFET器件一般均需要以兩種方式電隔離。第一，每個finFET均需要與相鄰的finFET隔離；第二，由于源極-漏極分離（decouple）防止或最小化了源極和漏極之間的截止態(tài)泄漏，所以特定的finFET器件中的源極和漏極需要相互隔離，以確保源極-漏極分離。為此，為了提供這樣的電隔離，使用額外的處理步驟將finFET制造在了（1）絕緣體上硅（SOI）晶片或（2）體硅襯底上，以在fin和fin下面的高摻雜硅層之間形成介電層。在第一種情況下，SOI晶片上的finFET的fin結(jié)構(gòu)由位于掩埋隔離層上方的硅層形成，該掩埋隔離層通常為二氧化硅層。每個fin因而均借助fin下方的掩埋隔離層而與相鄰的fin隔離。同樣，SOI晶片上的特定finFET的源極和漏極也通過該掩埋隔離層而相互分離。在第二種情況下，體硅襯底上的finFET形成為在fin之間具有厚隔離層，例如二氧化硅。每個fin因而均借助fin之間的隔離層而相互分離。另外，通常通過離子注入在每個fin下面形成高摻雜硅層，以減小經(jīng)由位于fin下方的半導(dǎo)體襯底的體半導(dǎo)體材料而發(fā)生的源極和漏極之間的泄漏。

上述方法中每一個均具有明顯的缺點。盡管SOI晶片的使用為finFET提供了所需要的隔離，但與體硅晶片相比，為SOI晶片所增加的成本會過高。例如，SOI晶片通常要花費體硅晶片的兩倍到三倍之多。另外，SOI晶片的使用與所有半導(dǎo)體制造工藝都不兼容。當(dāng)在體半導(dǎo)體襯底上形成finFET時，用以在體硅襯底上形成finFET的額外的工藝步驟對蝕刻較高的fin以及在fin之間形成厚隔離層提出了工藝挑戰(zhàn)，其導(dǎo)致較低的器件密度。此外，fin下面的高摻雜硅層導(dǎo)致電學(xué)特性惡化，即，較低的電流密度和/或較高的導(dǎo)通電壓。

如上所述，本領(lǐng)域需要一種與體硅襯底隔離的半導(dǎo)體器件結(jié)構(gòu)及其形成方法。

發(fā)明內(nèi)容

本發(fā)明的一個實施例提出一種形成在半導(dǎo)體襯底上并與半導(dǎo)體襯底電隔離的半導(dǎo)體器件結(jié)構(gòu)及其形成方法。該結(jié)構(gòu)為由半導(dǎo)體襯底材料構(gòu)成的半導(dǎo)體器件的一部分，并通過絕緣阻擋層與該半導(dǎo)體襯底的其余部分電隔離。該絕緣阻擋層通過氧化半導(dǎo)體襯底中未被氧化阻擋層所保護(hù)的部分的各向同性氧化工藝而形成。

本發(fā)明的一個優(yōu)點在于，由具有下層電隔離層而獲益的半導(dǎo)體器件，例如低泄漏finFET器件，可以由體硅晶片而不是由絕緣體上硅晶片制得。另外，本發(fā)明的實施例允許用與絕緣體上硅晶片不兼容的半導(dǎo)體制造工藝形成器件，以有利地使用下層電隔離層。

附圖說明

為了能夠詳細(xì)地理解本發(fā)明的上述特征，可以參考實施例對上面所簡要說明的本發(fā)明進(jìn)行更具體的描述，其中一些實施例在附圖中示出。然而，應(yīng)當(dāng)注意的是，附圖僅示出了本發(fā)明的典型實施例，因此不應(yīng)被認(rèn)為是對本發(fā)明范圍的限制，本發(fā)明可以適用于其他等效的實施例。

圖1是根據(jù)本發(fā)明實施例的鰭式場效應(yīng)晶體管（finFET）的示意性立體圖；

圖2是在圖1中截面2-2處所截取的圖1所示的finFET器件的橫截面視圖；

圖3是在圖2中截面3-3處所截取的圖1所示的finFET的橫截面視圖；

圖4A-E示出了依據(jù)本發(fā)明一個實施例而形成的電絕緣阻擋層200的示意性側(cè)視圖；

圖5A-C示出了根據(jù)本發(fā)明一個實施例的來自在圖2中截面3-3處所截取的橫截面視圖中的體半導(dǎo)體襯底的視圖；

圖6是根據(jù)本發(fā)明實施例的具有多個fin結(jié)構(gòu)的finFET器件的示意性立體圖；以及

圖7示出了根據(jù)本發(fā)明實施例的用于在半導(dǎo)體襯底上形成器件的方法步驟的流程圖。