[發明專利]一種雙多晶應變SiGe平面BiCMOS集成器件及制備方法

有效

• 申請號: 201210244287.3
• 申請日: 2012-07-16
• 公開（公告）號: CN102738159A
• 公開（公告）日: 2012-10-17
• 發明（設計）人: 胡輝勇;張鶴鳴;宋建軍;宣榮喜;舒斌;周春宇;王斌;郝躍
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L21/8249
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種雙多晶應變SiGe平面BiCMOS集成器件，其特征在于，所述BiCMOS集成器件為雙多晶SiGe?HBT器件，應變SiGe平面溝道NMOS器件和應變SiGe平面溝道PMOS器件。

2.根據權利要求1所述的雙多晶應變SiGe平面BiCMOS集成器件，其特征在于，NMOS器件導電溝道為應變SiGe材料，沿溝道方向為張應變。

3.根據權利要求1所述的雙多晶應變SiGe平面BiCMOS集成器件，其特征在于，所述SiGe?HBT器件的發射極和基極采用多晶硅接觸。

4.根據權利要求1所述的雙多晶應變SiGe平面BiCMOS集成器件，其特征在于，所述三種器件為全平面結構。

5.根據權利要求1所述的雙多晶應變SiGe平面BiCMOS集成器件，其特征在于，PMOS器件采用量子阱結構。

6.一種雙多晶應變SiGe平面BiCMOS集成器件的制備方法，其特征在于，包括如下步驟：

第一步、選取兩片N型摻雜的Si片，其中兩片摻雜濃度均為1~5×10¹⁵cm^-3，對兩片Si片表面進行氧化，氧化層厚度為0.5~1μm；將其中的一片作為上層的基體材料，并在該基體材料中注入氫，將另一片作為下層的基體材料；采用化學機械拋光（CMP）工藝對兩個氧化層表面進行拋光；

第二步、將兩片Si片氧化層相對置于超高真空環境中在350～480℃的溫度下實現鍵合；將鍵合后的Si片溫度升高100～200℃，使上層基體材料在注入的氫處斷裂，對上層基體材料多余的部分進行剝離，保留100~200nm的Si材料，并在其斷裂表面進行化學機械拋光（CMP），形成SOI襯底；

第三步、在襯底表面熱氧化一層厚度為300～500nm的SiO₂層，光刻隔離區域，利用干法刻蝕工藝，在深槽隔離區域刻蝕出深度為3~5μm的深槽；利用化學汽相淀積（CVD）的方法，在600～800℃，在深槽內填充SiO₂，用化學機械拋光（CMP）方法，去除表面多余的氧化層，形成深槽隔離；

第四步、光刻HBT器件有源區，利用干法刻蝕工藝，在HBT器件有源區，刻蝕出深度為2～3μm的深槽，將中間的氧化層刻透；在HBT器件有源區外延生長一層摻雜濃度為1×10¹⁶～1×10¹⁷cm^-3的Si層，厚度為2～3μm，作為集電區；

第五步、利用化學汽相淀積（CVD）的方法，在600～800℃，在外延Si層表面淀積一層厚度為500~700nm的SiO₂層，光刻集電極接觸區窗口，對襯底進行磷注入，使集電極接觸區摻雜濃度為1×10¹⁹～1×10²⁰cm^-3，形成集電極接觸區域，再將襯底在950～1100℃溫度下，退火15～120s，進行雜質激活；

第六步、刻蝕掉襯底表面的氧化層，利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積二層材料：第一層為SiO₂層，厚度為20~40nm；第二層為P型Poly-Si層，厚度為200~400nm，摻雜濃度為1×10²⁰～1×10²¹cm^-3；

第七步、光刻Poly-Si，形成外基區，利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積SiO₂層，厚度為200~400nm，利用化學機械拋光（CMP）的方法去除Poly-Si表面的SiO₂；

第八步、利用化學汽相淀積（CVD）方法，在600～800℃，淀積一SiN層，厚度為50~100nm，光刻發射區窗口，刻蝕掉發射區窗口內的SiN層和Poly-Si層；再利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一SiN層，厚度為10~20nm，干法刻蝕掉發射窗SiN，形成側墻；

第九步、利用濕法刻蝕，對窗口內SiO₂層進行過腐蝕，形成基區區域，利用化學汽相淀積（CVD）方法，在600～750℃，在基區區域選擇性生長SiGe基區，Ge組分為15~25％，摻雜濃度為5×10¹⁸~5×10¹⁹cm^-3，厚度為20~60nm；

第十步、利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積Poly-Si，厚度為200~400nm，再對襯底進行磷注入，并利用化學機械拋光（CMP）去除發射極接觸孔區域以外表面的Poly-Si，形成發射極；

第十一步、利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積SiO₂層，在950～1100℃溫度下，退火15～120s，進行雜質激活；

第十二步、光刻MOS有源區，利用干法刻蝕工藝，在MOS有源區刻蝕出深度為100～140nm的淺槽，利用化學汽相淀積（CVD）方法，在600～750℃，在該淺槽中連續生長三層材料：第一層是厚度為80～120nm的N型Si緩沖層，該層摻雜濃度為1~5×10¹⁵cm^-3；第二層是厚度為10～15nm的N型SiGe外延層，該層Ge組分為15～30％，摻雜濃度為1～5×10¹⁶cm^-3；第三層是厚度為3~5nm的本征弛豫Si層；

第十三步、利用化學汽相淀積（CVD）方法，在600～800℃，在外延材料表面淀積一層厚度為300～500nm的SiO₂層；光刻PMOS器件有源區，對PMOS器件有源區進行N型離子注入，使其摻雜濃度達到1～5×10¹⁷cm^-3；光刻NMOS器件有源區，利用離子注入工藝對NMOS器件區域進行P型離子注入，形成NMOS器件有源區P阱，P阱摻雜濃度為1～5×10¹⁷cm^-3；

第十四步、利用濕法刻蝕，刻蝕掉表面的SiO₂層，利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一層厚度為3～5nm的SiN層作為柵介質和一層厚度為300～500nm的本征Poly-Si層，光刻Poly-Si柵和柵介質，形成22～350nm長的偽柵；

第十五步、利用離子注入，分別對NMOS器件有源區和PMOS器件有源區進行N型和P型離子注入，形成N型輕摻雜源漏結構（N-LDD）和P型輕摻雜源漏結構（P-LDD），摻雜濃度均為1～5×10¹⁸cm^-3；

第十六步、利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一層厚度為5～15nm的SiO₂層，利用干法刻蝕工藝，刻蝕掉表面的SiO₂層，保留Poly-Si柵和柵介質側面的SiO₂，形成側墻；

第十七步、光刻出PMOS器件有源區，利用離子注入技術自對準形成PMOS器件的源漏區；光刻出NMOS器件有源區，利用離子注入技術自對準形成NMOS器件的源漏區；將襯底在950～1100℃溫度下，退火15～120s，進行雜質激活；

第十八步、用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一層SiO₂，厚度為300~500nm，利用化學機械拋光（CMP）技術，將SiO₂平坦化到柵極表面；

第十九步、利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準壓印，在襯底表面生長一層厚度為2~5nm的氧化鑭（La₂O₃）；在襯底表面濺射一層金屬鎢（W），最后利用化學機械拋光（CMP）技術將柵極區域以外的金屬鎢（W）及氧化鑭（La₂O₃）除去；

第二十步、利用化學汽相淀積（CVD）方法，在600～800℃，表面生長一層SiO₂層，并光刻引線孔；

第二十一步、金屬化、光刻引線，形成漏極、源極和柵極以及發射極、基極、集電極金屬引線，構成MOS導電溝道為22～350nm的雙多晶應變SiGe平面BiCMOS集成器件。