[發(fā)明專利]一種混合晶面雙應(yīng)變硅基CMOS集成器件及制備方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210244169.2
• 申請(qǐng)日: 2012-07-16
• 公開(kāi)（公告）號(hào): CN102751291A
• 公開(kāi)（公告）日: 2012-10-24
• 發(fā)明（設(shè)計(jì)）人: 張鶴鳴;李妤晨;宋建軍;胡輝勇;宣榮喜;王斌;王海棟;郝躍
• 申請(qǐng)（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號(hào): H01L27/12
• 分類號(hào): H01L27/12;H01L21/84
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種混合晶面雙應(yīng)變硅基CMOS集成器件，其特征在于，所述器件襯底為SOI材料。

2.根據(jù)權(quán)利要求1所述的混合晶面雙應(yīng)變硅基CMOS集成器件，其特征在于，NMOS和PMOS器件的晶面不同，其中NMOS的晶面為（100），PMOS的晶面為（110）。

3.根據(jù)權(quán)利要求1所述的混合晶面雙應(yīng)變硅基CMOS集成器件，其特征在于，NMOS和PMOS的溝道均為應(yīng)變材料，其中NMOS的導(dǎo)電溝道是張應(yīng)變Si，PMOS的導(dǎo)電溝道是壓應(yīng)變SiGe。

4.一種權(quán)利要求1-3任一項(xiàng)所述混合晶面雙應(yīng)變硅基CMOS集成器件及電路的制備方法，其特征在于，包括如下步驟：

第一步、選取兩片Si片，一塊是N型摻雜濃度為1～5×10¹⁵cm^-3的Si（110）襯底片，作為上層基體材料，另一塊是P型摻雜濃度為1～5×10¹⁵cm^-3的Si（100）襯底片，作為下層基體材料，對(duì)兩片Si片表面進(jìn)行氧化，氧化層厚度為0.5~1μm，采用化學(xué)機(jī)械拋光（CMP）工藝對(duì)兩個(gè)氧化層表面進(jìn)行拋光；

第二步、對(duì)上層基體材料中注入氫，并將兩片Si片氧化層相對(duì)置于超高真空環(huán)境中在350～480℃的溫度下實(shí)現(xiàn)鍵合；將鍵合后的Si片溫度升高100～200℃，使上層基體材料在注入的氫處斷裂，對(duì)上層基體材料多余的部分進(jìn)行剝離，保留100~200nm的Si材料，并在其斷裂表面進(jìn)行化學(xué)機(jī)械拋光（CMP），形成SOI襯底；

第三步、利用化學(xué)汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一層SiO₂，光刻N(yùn)MOS有源區(qū)，利用干法刻蝕工藝，在NMOS有源區(qū)，刻蝕出深度為1.5～2.5μm的深槽，將中間的氧化層刻透；利用化學(xué)汽相淀積（CVD）方法，在600～750℃，在（100）晶面襯底的NMOS有源區(qū)上選擇性外延生長(zhǎng)四層材料：第一層是厚度為200～400nm的P型Si緩沖層，摻雜濃度為1～5×10¹⁵cm^-3；第二層是厚度為1.3～2.1nm的P型SiGe漸變層，該層底部Ge組分是0％，頂部Ge組分是15～25%，摻雜濃度為1～5×10¹⁵cm^-3；第三層是Ge組分為15～25％，厚度為200～400nm的P型SiGe層，摻雜濃度為0.5～5×10¹⁷cm^-3，第四層是厚度為8～20nm的P型應(yīng)變Si層，摻雜濃度為0.5～5×10¹⁷cm^-3，作為NMOS的溝道；利用濕法腐蝕，刻蝕掉表面的層SiO₂；

第四步、利用化學(xué)汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一層SiO₂，光刻N(yùn)MOS以外區(qū)域，利用化學(xué)汽相淀積（CVD）方法，在600～750℃，在PMOS有源區(qū)上選擇性外延生長(zhǎng)三層材料：第一層是厚度為200～400nm的N型Si緩沖層，摻雜濃度為0.5～5×10¹⁷cm^-3，第二層是厚度為8～20nm的N型SiGe應(yīng)變層，Ge組分是15～25%，摻雜濃度為0.5～5×10¹⁷cm^-3，作為PMOS的溝道；第三層是厚度為3～5nm的本征弛豫Si帽層，形成PMOS有源區(qū)；利用濕法腐蝕，刻蝕掉表面的層SiO₂；

第五步、利用化學(xué)汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一層SiO₂，光刻隔離區(qū)，利用干法刻蝕工藝，在隔離區(qū)刻蝕出深度為2.5～3.5μm的深槽，利用化學(xué)汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一層SiO₂和一層SiN，將深槽內(nèi)表面全部覆蓋，最后淀積SiO₂將深槽內(nèi)填滿，形成深槽隔離；

第六步、光刻場(chǎng)氧區(qū)，利用干法刻蝕工藝，在場(chǎng)氧區(qū)刻蝕出深度為0.3～0.5μm的淺槽；再利用化學(xué)汽相淀積（CVD）方法，在600～800℃，在淺槽內(nèi)填充SiO₂；最后，用化學(xué)機(jī)械拋光（CMP）方法，除去多余的氧化層，形成淺槽隔離；

第七步、在300～400℃，在有源區(qū)上用原子層化學(xué)汽相淀積（ALCVD）的方法淀積HfO₂層，厚度為6～10nm，作為NMOS和PMOS的柵介質(zhì)，再利用化學(xué)汽相淀積（CVD）方法，在600～750℃，在柵介質(zhì)層上淀積一層厚度為100～500nm的本征Poly-SiGe作為柵電極，Ge組分為10～30%；光刻N(yùn)MOS與PMOS柵介質(zhì)與柵多晶，形成柵極；

第八步、光刻N(yùn)MOS有源區(qū)，對(duì)NMOS有源區(qū)進(jìn)行N型離子注入，形成摻雜濃度為1～5×10¹⁸cm^-3的N型輕摻雜源漏結(jié)構(gòu)（N-LDD）區(qū)域；光刻PMOS有源區(qū)，對(duì)PMOS有源區(qū)進(jìn)行P型離子注入，形成摻雜濃度為1～5×10¹⁸cm^-3的P型輕摻雜源漏結(jié)構(gòu)（P-LDD）區(qū)域；

第九步、利用化學(xué)汽相淀積（CVD）方法，在600～800℃，在整個(gè)襯底上淀積一厚度為3～5nm的SiO₂層，用干法刻蝕掉這層SiO₂，形成NMOS和PMOS柵極側(cè)墻；

第十步、光刻N(yùn)MOS有源區(qū)，在NMOS有源區(qū)進(jìn)行N型離子注入，自對(duì)準(zhǔn)生成NMOS的源區(qū)、漏區(qū)和柵極；光刻PMOS有源區(qū)，在PMOS有源區(qū)進(jìn)行N型離子注入，自對(duì)準(zhǔn)生成PMOS的源區(qū)、漏區(qū)和柵極；

第十一步、在整個(gè)襯底上用化學(xué)汽相淀積（CVD）方法，在600～800℃，淀積300～500nm厚的SiO₂層；光刻出引線窗口，在整個(gè)襯底上濺射一層金屬鈦（Ti），合金，自對(duì)準(zhǔn)形成金屬硅化物，清洗表面多余的金屬，形成NMOS與PMOS電極金屬接觸；濺射金屬，光刻引線，構(gòu)成導(dǎo)電溝道為22～45nm的CMOS集成器件及電路。