[發明專利]大面積納米結構陣列的制備方法

有效

• 申請號: 201210243831.2
• 申請日: 2012-07-13
• 公開（公告）號: CN103540985A
• 公開（公告）日: 2014-01-29
• 發明（設計）人: 王堅;何增華;王暉
• 申請（專利權）人: 盛美半導體設備(上海)有限公司
• 主分類號: C25D11/02
• 分類號: C25D11/02;B82Y40/00
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陸勍

技術領域

本發明涉及一種電化學氧化方法制備納米結構陣列如納米孔和納米管陣列的方法，尤其涉及一種高度有序的大面積納米結構陣列的制備方法。

背景技術

隨著科學技術的快速發展，納米結構材料表現出廣闊的應用前景，納米結構材料如納米孔和納米管等逐漸成為研究的熱點。目前制備高度有序的納米結構陣列的方法包括反應離子束刻蝕、電化學氧化等。其中，電化學氧化方法是一種既簡單又經濟的方法，因而被廣泛應用在納米結構陣列的制備中。最常見的通過電化學氧化方法制備的納米結構陣列包括納米多孔陽極氧化鋁和二氧化鈦納米管。納米多孔陽極氧化鋁通常用作模板用以制備半導體、金屬和高分子的納米材料；而二氧化鈦納米管在染料敏化太陽能電池、光催化和傳感器等領域有著廣泛的應用。

使用電化學氧化方法制備納米多孔陽極氧化鋁或二氧化鈦納米管通常在電解槽里進行并包括如下步驟：首先將金屬層如鋁或鈦沉積在導電基體上；然后將導電基體和惰性金屬如鉑浸入含有一定濃度電解液的電解槽內；然后將導電基體接電源的陽極，將與導電基體相對并間隔一定距離設置的惰性金屬接電源的陰極，接通電源給導電基體和惰性金屬供應合適的電壓或電流并維持一段時間后，納米結構陣列在導電基體上自發產生。

然而，這種在電解槽內通過陽極氧化制備納米結構陣列的方法具有一定的局限性，由于金屬層在導電基體上沉積的厚度不均勻，且導電基體的面積越大，在導電基體上沉積的金屬層的均勻性就越難控制，由于金屬層的厚度不均勻，在電解槽內氧化的過程中，就會導致導電基體上厚度較薄的金屬層已經氧化完成，而厚度較厚的金屬層還沒有氧化完成，如果想使導電基體上的金屬層全部氧化，那么先氧化完成即產生的納米結構陣列由于氧化時間過長而從導電基體上脫落，因此通過上述方法很難在較大面積的導電基體上制備高度有序且面積較大的納米結構陣列。

發明內容

本發明的目的是針對上述背景技術存在的缺陷提供一種能夠制備高度有序且大面積的納米結構陣列的方法。

為實現上述目的，本發明提供的一種大面積納米結構陣列的制備方法包括如下步驟：

（1）提供一導電基體；

(2)在所述導電基體上沉積一金屬薄膜層，其中所述金屬薄膜層被劃分成多個區域；

(3)測量所述金屬薄膜層上多個區域的厚度及所述多個區域的厚度與電化學氧化時間之間的一一對應關系；

(4)潤濕所述金屬薄膜層的表面并對所述表面進行第一氧化處理；

(5)對所述金屬薄膜層進行第二氧化處理，并根據所述金屬薄膜層上多個區域的厚度與電化學氧化時間之間一一對應關系控制所述金屬薄膜層上的所述多個區域的氧化時間。

為實現上述目的，本發明提供的另一種大面積納米結構陣列的制備方法包括如下步驟：

（1）提供一導電基體；

（2）在所述導電基體上沉積一金屬薄膜層，其中所述金屬薄膜層被劃分成多個區域；

（3）測量所述金屬薄膜層上多個區域的厚度及所述多個區域的厚度與電化學氧化電壓/電流之間的一一對應關系；

（4）潤濕所述金屬薄膜層的表面并對所述表面進行第一氧化處理；

（5）對所述金屬薄膜層進行第二氧化處理，并根據所述金屬薄膜層上多個區域的厚度與電化學氧化電壓/電流之間一一對應關系控制所述金屬薄膜層上的所述多個區域的氧化電壓/電流。

綜上所述，本發明大面積納米結構陣列的制備方法通過測量所述金屬薄膜層上多個區域的厚度及所述多個區域的厚度與電化學氧化時間或電化學氧化電壓/電流之間的一一對應關系，來控制所述金屬薄膜層上多個區域的氧化時間或氧化電壓/電流，使所述金屬薄膜層上每個區域的氧化都得到精確地控制，因而可以在大尺寸的導電基體上形成高度有序的大面積納米結構陣列。

附圖說明

圖1是本發明大面積納米結構陣列的制備方法的第一實施例的流程圖。

圖2是本發明大面積納米結構陣列的制備方法的第二實施例的流程圖。

圖3（a）至3（c）是制備本發明大面積納米結構陣列的剖面結構示意圖。

圖4是制備本發明大面積納米結構陣列的一示例性裝置剖面結構示意圖。

圖5是制備本發明大面積納米結構陣列的又一剖面結構示意圖。

具體實施方式

為詳細說明本發明的技術內容及所達成的目的，下面將結合實施例并配合圖式予以詳細說明。