[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201210239753.9
• 申請日: 2012-07-11
• 公開（公告）號: CN103545255A
• 公開（公告）日: 2014-01-29
• 發明（設計）人: 隋運奇;韓秋華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/20
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

技術領域

本發明涉及半導體制造工藝，具體而言涉及一種形成∑狀鍺硅層的制作方法。

背景技術

對于CMOS的制造工藝而言，嵌入式鍺硅是經常應用的工藝技術，其可以明顯提高CMOS中的PMOS部分的性能。

在嵌入式鍺硅工藝中，通常在PMOS的源/漏區形成∑狀凹槽以用于在其中選擇性外延生長嵌入式鍺硅，所述∑狀凹槽可以有效縮短器件溝道的長度，滿足器件尺寸按比例縮小的要求。通常采用先干法蝕刻再濕法蝕刻的工藝形成所述∑狀凹槽，同時需要使用濕法清洗工藝以去除蝕刻過程所產生的殘留物質。

在上述蝕刻以及清洗過程中，存在以下問題：CMOS柵極兩側的側壁結構會被部分去除。如果在形成所述∑狀凹槽之前在所述柵極上形成犧牲層來保護所述側壁結構不被破壞，則會影響后續形成所述∑狀凹槽所采用的蝕刻工藝的工藝窗口，同時，在形成所述∑狀凹槽之后，去除所述犧牲層和所述柵極頂部的硬掩蔽層的工藝通常不能在CMOS中的PMOS部分和NMOS部分同時完成，進而造成制造時間的增加，不利于制造成本的降低。

因此，需要提出一種方法，以避免上述問題的出現。

發明內容

針對現有技術的不足，本發明提供一種半導體器件的制造方法，包括：提供半導體襯底，所述半導體襯底包含NMOS部分和PMOS部分，且在所述半導體襯底上形成有柵極結構；在所述半導體襯底上形成一由三層材料堆疊而成的遮蔽體，以覆蓋所述柵極結構；在所述半導體襯底上形成一經過圖形化的光刻膠層，以遮蔽所述NMOS部分；去除構成位于所述PMOS部分的遮蔽體的三層材料中的第三材料層；蝕刻構成位于所述PMOS部分的遮蔽體的三層材料中的第二材料層，以形成一覆蓋所述PMOS部分的柵極結構的側面及頂部的側壁體；去除未被所述側壁體所覆蓋的構成遮蔽體的三層材料中的第一材料層，以形成用于蝕刻硅凹槽的窗口；去除所述經過圖形化的光刻膠層，并通過所述窗口在位于所述PMOS部分的半導體襯底中形成碗狀凹槽；蝕刻所述碗狀凹槽，以形成∑狀凹槽；去除構成所述NMOS部分的遮蔽體的三層材料中的第三材料層；去除構成所述半導體襯底上的遮蔽體的三層材料中的第二材料層；在所述∑狀凹槽中形成鍺硅層；形成覆蓋所述柵極結構的間隙壁結構。

進一步，所述三層材料中的第一材料層為氮化硅層。

進一步，所述三層材料中的第二材料層為氧化物層。

進一步，所述三層材料中的第三材料層為氮化硅層。

進一步，采用化學氣相沉積工藝形成所述遮蔽體。

進一步，采用原位灰化工藝來完成所述經過圖形化的光刻膠層的去除。

進一步，形成所述碗狀凹槽的工藝步驟包括：先采用干法蝕刻工藝對所述半導體襯底進行縱向蝕刻，以在所述半導體襯底中形成凹槽；再采用各向同性的干法蝕刻工藝繼續蝕刻所述凹槽，使所述凹槽轉變為所述碗狀凹槽。

進一步，所述碗狀凹槽的蝕刻為濕法蝕刻。

進一步，在形成∑狀凹槽之后，還包括：采用濕法清洗工藝以去除前述蝕刻過程在所述∑狀凹槽中形成的殘留物。

進一步，采用外延生長工藝形成所述鍺硅層。

進一步，所述間隙壁結構的形成是通過蝕刻構成所述半導體襯底上的遮蔽體的三層材料中的第一材料層來完成的。

進一步，所述蝕刻過程通過干法蝕刻工藝來完成，直至露出所述半導體襯底時終止。

進一步，所述半導體器件為CMOS。

進一步，所述柵極結構包括依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。

根據本發明，可以將嵌入式鍺硅工藝更好地集成到CMOS制程中。

附圖說明

本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。

附圖中：

圖1A-圖1G為本發明提出的形成∑狀鍺硅層的制作方法的各步驟的示意性剖面圖；

圖2為本發明提出的形成∑狀鍺硅層的制作方法的流程圖。

具體實施方式

在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。