[發明專利]測試適配板

無效

• 申請號: 201210236900.7
• 申請日: 2012-07-09
• 公開（公告）號: CN102721839A
• 公開（公告）日: 2012-10-10
• 發明（設計）人: 張杰;施瑾;張志勇;孟翔;葉建明
• 申請（專利權）人: 上海華嶺集成電路技術股份有限公司
• 主分類號: G01R1/04
• 分類號: G01R1/04;G01R31/28
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體測試技術領域，特別涉及一種測試適配板。

背景技術

目前在芯片測試中常用的做法是將芯片放置到測試適配板上。通過測試適配板與測試機相連，測試適配板提供一些可連線的接點以方便仿真或設計更改。

現有技術的適配板如圖1所示，包括板體11，用于承載待測芯片，位于板體11中央區域的可插接插座(socket)的插孔陣列12和位于板體邊緣區域與測試機的彈簧針(pogo?pin)相對應的圓盤13。所述插孔陣列12通常為外輪廓呈框型的孔陣列；圓盤13與測試機彈簧針(pogo?pin)相對應并通過通孔、內部和頂底部走線連接至插孔12，由于待測芯片的管腳通過插孔和圓盤與測試機資源相連，現有的測試適配板其插孔數目及其排布與待測芯片的管腳相對應。

目前，隨著集成電路的發展，芯片呈現多樣化，其管腳數和管腳排布不盡相同，因此不同的芯片測試需要與之多樣性匹配的不同的測試適配板。然而，重新設計制造與芯片管腳相匹配的測試適配板的設計周期長、成本高，同時兼容性差。

發明內容

本發明的目的是提供一種測試適配板，能提高測試芯片的兼容性，適用于不同管腳規格的芯片的測試，降低測試成本。

本發明的技術解決方案是一種測試適配板，包括：

板體，用于承載待測芯片；

插孔陣列，位于所述板體的中央區域，所述插孔陣列通過其孔的位置和數目的選擇以插接不同的待測芯片；

與所述插孔陣列的孔一一對應設置的芯片管腳連接線，位于所述插孔陣列的外圍，并與所述插孔陣列相連通；

與所述芯片管腳連接線相對應設置的測試機連接線，所述測試機連接線根據插接的待測芯片選擇相應的芯片管腳連接線連通。

作為優選：所述插孔的孔數為25-961個。

作為優選：所述插孔陣列的插孔間距為0.5mm-2.54mm。

作為優選：所述板體為矩形或圓形。

作為優選：所述插孔陣列為矩形或圓形。

作為優選：所述測試適配板還包括，位于板體邊緣區域與芯片測試機的彈簧針相對應的圓盤，所述圓盤與測試機連接線相連通。

作為優選：所述測試適配板還包括，多根位于所述板體內部或底部走線，用于所述芯片管腳連接線與插孔陣列的連接以及所述測試機連接線與圓盤的連接。

作為優選：所述待測芯片為BGA芯片、CGA芯片或PGA芯片。

與現有技術相比，本發明的測試適配板包括插孔陣列、位于插孔陣列外圍且與插孔相連通的芯片管腳連接線以及與芯片測試機資源相連的測試機連接線，在插接待測芯片后，可以通過多根外部連接線將與待測芯片管腳相對應的芯片管腳連接線連接至相應的測試機連接線，達到靈活連接待測芯片的管腳，因而本發明的測試適配板可以兼容不同的待測芯片，避免了一塊測試適配板只用于一種待測芯片的測試，從而對于不同待測芯片無須再設計測試適配板，縮短設計周期，降低成本。

附圖說明

圖1是現有技術的測試適配板的結構示意圖；

圖2是本發明一具體實施例的測試適配板的結構示意圖。

具體實施方式

本發明下面將結合附圖作進一步詳述：

在下面的描述中闡述了很多具體細節以便于充分理解本發明。但是本發明能夠以很多不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施的限制。

其次，本發明利用示意圖進行詳細描述，在詳述本發明實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應限制本發明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。

圖2示出了本發明測試適配板的結構示意圖。

請參閱圖2所示，在本實施例中，

一種測試適配板，包括：

板體21，用于承載待測芯片，擁有測試機各種資源；

插孔陣列22，位于所述板體21的中央區域，所述插孔陣列22通過其孔的位置和數目的選擇以插接不同的待測芯片；

與所述插孔陣列22的孔一一對應設置的芯片管腳連接線23，位于所述插孔陣列22的外圍，并與所述插孔陣列22相連通；

與所述芯片管腳連接線23相對應設置的測試機連接線24，所述測試機連接線24根據插接的待測芯片選擇相對應的芯片管腳連接線23連通，所以本發明的測試適配板可靈活插接不同的待測芯片，所述測試機連接線24和芯片管腳連接線23通過多根外部連接線25相連。