[發明專利]產生集成電路模型的方法

有效

• 申請號: 201210235529.2
• 申請日: 2012-07-09
• 公開（公告）號: CN103207925A
• 公開（公告）日: 2013-07-17
• 發明（設計）人: 李孟蓉;王鼎雄;羅幼嵐;高淑怡
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 馮志云;呂俊清

技術領域

本發明揭示一種產生集成電路模型的方法，尤指一種通過追蹤電路連接布局中各節點的電流路徑來產生集成電路模型的方法。

背景技術

一般對集成電路進行的測試或模擬中，包含確定集成電路中界面端口(Interface?Pin)的電源域(Power?Domain)、該電源域的隔離信息(Isolation?Information)、以及該電源域的正確操作電壓。

然而，在這些對集成電路的測試或模擬中，上述電源域以及操作電壓等信息常需要以人工方式設定，亦即需要根據設計其測試或模擬方式的工程師所知的數據來判斷并輸入該些信息。這么做的缺點包含：(1)部分由界面端口至其對應的電源節點與接地節點的路徑可能會誤漏；(2)測試或模擬每一個界面端口的時間太長；(3)在建立界面端口清單時，可能會漏失部分界面端口。

而在這些對集成電路的測試或模擬中，上述隔離信息也同樣需要以人工方式來設定，而人工方式設定隔離信息所帶來的缺點包含：(1)測試或模擬每一個界面端口的時間太長；(2)極易在所建立的集成電路電壓模型中漏失部分被隔離元件的信息，導致測試或模擬結果產生錯誤。除此以外，在根據人工設定的隔離信息來實際對集成電路進行隔離測試或模擬時，也會導致準備模擬電路的過程耗時，甚至可能需要至少二次以上的模擬才能夠確保模擬中應該要被關閉電源的部份元件可在正確的時間內被關閉電源，故根據人工設定的隔離信息來實際對集成電路進行隔離測試或模擬將難以避免耗時這個缺點。

發明內容

本發明的目的在于解決現有技術中測試或模擬集成電路時所導致發生的信息不正確或是過于耗時的問題，本發明揭示了一種產生集成電路模型的方法。該方法包含根據一電路連接布局與一隔離單元拓樸(Isolation?Cell?Topology)產生一電路隔離節點文件；根據該電路連接布局與一端口電壓規格文件，產生一界面節點電壓布局；及根據該電路隔離節點文件與該界面節點電壓布局，產生一集成電路電壓模型。

附圖說明

圖1為根據本發明的一實施例所揭示的產生集成電路模型的方塊圖;

圖2為在產生界面節點電壓布局的過程中為電路連接布局中的一節點決定其對應的一電源節點與一接地節點的示意圖;

圖3為在電路連接布局中追蹤一輸入節點的電流路徑以決定其對應的電源節點與接地節點的示意圖;

圖4為在電路連接布局中追蹤一輸出節點的電流路徑以決定其對應的電源節點與接地節點的示意圖;

圖5為在電路連接布局中追蹤一節點的電流路徑以決定其對應的電源節點與接地節點的過程中以低壓降線性穩壓器當做該節點的電源節點的示意圖;

圖6為圖5將低壓降線性穩壓器當做原節點的電源節點后，重新以低壓降線性穩壓器的輸入端當作新節點來追蹤其電流路徑的示意圖;

圖7為本發明在追蹤節點的電流路徑時判定該電流路徑經過的一測試元件是否為隔離元件的示意圖。

其中，附圖標記說明如下：

102????????????隔離單元拓樸；

104????????????電路連接布局；

106????????????端口電壓規格文件；

110????????????指令集程序；

130????????????電路隔離節點文件；

140????????????界面節點電壓布局；

150????????????節點群集的模擬電壓；

160????????????電源關閉節點文件；

170????????????集成電路電壓測試模型；

180???????????????集成電路功能方塊測試模型；

500???????????????電路方塊；

510???????????????低壓降線性穩壓器；

520???????????????測試元件；

P、TP、NSP、Intp??節點；

VDD、DVDD、AV?????電源節點；

DG、AG????????????接地節點；

IP????????????????輸入節點；

OP????????????????輸出節點；

Isoc??????????????隔離點；

D1、D2、D4、D5????P型金氧半晶體管；

D3、D6????????????N型金氧半晶體管。

具體實施方式