[發明專利]襯底的表面處理方法和帶有絕緣埋層襯底的制作方法

在審

• 申請號: 201210233289.2
• 申請日: 2012-07-06
• 公開（公告）號: CN102768980A
• 公開（公告）日: 2012-11-07
• 發明（設計）人: 魏星;曹共柏;張峰;張苗;王曦
• 申請（專利權）人: 上海新傲科技股份有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/02
• 代理公司: 上海翼勝專利商標事務所(普通合伙) 31218
• 代理人: 孫佳胤;翟羽

技術領域

本發明涉及半導體材料制造領域，尤其涉及一種襯底的表面處理方法，以及帶有絕緣埋層襯底的制作方法。

背景技術

體硅以及SOI材料合稱為硅基材料，是微電子的基礎材料，被廣泛應用到集成電路的各個領域。以SOI材料為例，按其頂層硅薄層的厚度，可分為薄膜SOI（頂層硅通常小于1μm）和厚膜SOI（頂層硅通常大于1μm）兩大類。薄膜SOI市場95%的應用集中在8英寸和12英寸，其中絕大多數用戶為尖端微電子技術的引導者，如IBM、AMD、Motorola、Intel、UMC、TSMC、OKI等。目前供應商為日本信越（SEH）、法國Soitec、日本SUMCO，其中前兩家供應了約90%以上的產品。薄膜SOI市場主要的驅動力來自于高速、低功耗產品，特別是微處理器（CPU）應用。這些產品的技術含量高，附加值大，是整個集成電路的龍頭。

很多對SOI的報道均集中在以上這些激動人心的尖端應用上，而實際上SOI早期的應用集中在航空航天和軍事領域，現在拓展到功率和靈巧器件以及MEMS應用。特別是在汽車電子、顯示、無線通訊等方面發展迅速。由于電源的控制與轉換、汽車電子以及消費性功率器件方面對惡劣環境、高溫、大電流、高功耗方面的要求，使得在可靠性方面的嚴格要求不得不采用SOI器件。在這些領域多采用厚膜SOI材料，集中在6英寸和8英寸，目前的用戶包括美國Maxim、ADI、TI?(USA)，日本NEC、Toshiba、Panasonic、Denso、TI?(Japan)、FUJI、Omron等，歐洲Philips、X-Fab等。這個領域的特點在于SOI器件技術相對比較成熟，技術含量相對較低，器件的利潤也相對降低，對SOI材料的價格比較敏感。在這些SOI材料用戶里面，很大的應用主要來源于各種應用中的驅動電路：如Maxim的應用于主要為手機接受段的放大器電路；Panasonic、TI、FUJI、Toshiba、NEC等主要應用在顯示驅動電路中的掃描驅動電路；DENSO的應用主要在汽車電子、無線射頻電路等；Toshiba的應用甚至在空調的電源控制電路中；Omron主要在傳感器方面；ADI也主要在高溫電路、傳感器等；而Phillips的應用則主要是功率器件中的LDMOS，用于消費類電子中如汽車音響、聲頻、音頻放大器等；韓國的Magnchip(Hynix)則為Kopin生產用于數碼相機用的顯示驅動電路和為LG生產的PDP顯示驅動電路等。

目前，厚膜SOI材料的主要制備技術為鍵合及背面腐蝕技術(BESOI)，其具有工藝簡單、成本低等優點，因此受到人們的重視。BESOI技術首先采用研磨的辦法減薄頂層硅，在此過程中在其表面形成一個幾微米厚的研磨損傷層。因此，隨后需要采用CMP拋光去除損傷層并且降低其表面粗糙度以達到CMOS工藝的要求。對體硅襯底而言，晶棒被線切割成晶片后，同樣需要拋光工藝來去除損傷以及降低粗糙度。而實驗表明，拋光會造成硅片的TTV或者SOI的頂層硅厚度均勻性降低，并且CMP去除量越大整個頂層硅均勻性或者硅片的TTV越差。如何降低研磨后的CMP工藝對頂層硅總厚度均勻性偏差的影響，這是本領域內技術人員長期面臨但一直無法解決的問題。

發明內容

本發明所要解決的技術問題是，提供一種襯底的表面處理方法和帶有絕緣埋層襯底的制作方法，能夠降低研磨后的CMP工藝對襯底總厚度均勻性偏差的影響，提高產品的厚度均勻性。

為了解決上述問題，本發明提供了一種襯底的表面處理方法，包括如下步驟：提供一襯底；研磨減薄襯底的一表面；采用能夠腐蝕襯底自然氧化層的腐蝕液腐蝕研磨后的表面；采用化學機械拋光工藝拋光腐蝕后的表面。

可選的，所述襯底是單晶硅襯底，所述能夠腐蝕襯底自然氧化層的腐蝕液進一步是含有氟化氫的腐蝕液；所述腐蝕液進一步是HF與HNO₃的混酸溶液，例如可以是硝酸、氫氟酸和醋酸混合溶液。

可選的，腐蝕研磨后表面的步驟中，進一步是采用旋轉腐蝕工藝。

可選的，在腐蝕研磨后表面的步驟實施完畢后，進一步對腐蝕后表面實施噴酸處理。

可選的，所述襯底是單晶硅襯底，所述噴酸步驟中，所采用的酸液為氫氟酸溶液，溶液中氟化氫濃度大于5%。