[發(fā)明專利]芯片承載基板結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201210233002.6
• 申請日: 2012-07-06
• 公開（公告）號: CN103531563A
• 公開（公告）日: 2014-01-22
• 發(fā)明（設(shè)計）人: 林定皓;呂育德;盧德豪
• 申請（專利權(quán)）人: 景碩科技股份有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495
• 代理公司: 北京華夏博通專利事務(wù)所(普通合伙) 11264
• 代理人: 劉俊

技術(shù)領(lǐng)域

本發(fā)明涉及一種芯片承載基板結(jié)構(gòu)，主要是利用基底上增加阻隔層，以維持凸塊(Paddle)結(jié)構(gòu)的制作恒定性，并使芯片承載基板不易發(fā)生脫層問題。

背景技術(shù)

如圖1A及圖1B，分別為現(xiàn)有技術(shù)芯片承載基板結(jié)構(gòu)第一示例及第二示例的剖面示意圖。如圖1A所示，現(xiàn)有技術(shù)芯片承載基板結(jié)構(gòu)100包含一金屬基底層10、形成在金屬基底層10上的凸塊結(jié)構(gòu)(paddle)15、絕緣材料層30、線路層40以及防焊層60，絕緣材料層30填入凸塊結(jié)構(gòu)15與金屬基底層10之間的空隙，但凸塊結(jié)構(gòu)15的一平面從絕緣材料層30露出，而形成一共面平面。線路層40形成在該共面平面之上，與凸塊結(jié)構(gòu)15連接，而防焊層60形成于絕緣材料層30與線路層40之上，包覆部分線路層40，以免在形成焊墊(未顯示)時，造成短路。

如圖1B所示，現(xiàn)有技術(shù)芯片承載基板結(jié)構(gòu)150，在第一示例的結(jié)構(gòu)作為變化，是在絕緣材料層30中埋入碳纖維預(yù)浸布50以及形成于其上的導(dǎo)電層55，線路層式形成于凸塊結(jié)構(gòu)15、絕緣材料層30及導(dǎo)電層55的一共面平面上，與該凸塊結(jié)構(gòu)15及該導(dǎo)電層50連接。

現(xiàn)有的芯片承載板結(jié)構(gòu)的缺點在于，凸塊結(jié)構(gòu)15通常是以蝕刻方式，直接從線路層40產(chǎn)生，由于都是同一種材質(zhì)，在量產(chǎn)時凸塊結(jié)構(gòu)15的形狀、蝕刻的深度、空缺的深度都難以維持一定，這使得不論是后續(xù)的絕緣材料層30難以維持平坦表面，碳纖維預(yù)浸布50以及形成于其上的導(dǎo)電層55的位置也難以恒定，這在受到外力時芯片承載基板容易發(fā)生脫層的現(xiàn)象，使得良率難以提升。

發(fā)明內(nèi)容

本發(fā)明的主要目的在提供一種芯片承載基板結(jié)構(gòu)，該結(jié)構(gòu)包含：一金屬基底層；一阻隔層，形成在該金屬基底層上，至少覆蓋該金屬基底層上表面的一部分；一凸塊結(jié)構(gòu)，形成于該阻隔層上；一絕緣材料層，填入該凸塊結(jié)構(gòu)與該阻隔層之間的空隙；一線路層，形成在該絕緣材料層及該凸塊結(jié)構(gòu)上，且與該凸塊結(jié)構(gòu)連接；以及一防焊層，形成于該絕緣材料與該線路層之上，包覆部分的該線路層，其中該凸塊結(jié)構(gòu)的一表面從該絕緣材料層露出，該表面與該絕緣材料層形成一共面平面，該線路層形成在部份的該共面平面之上。

本發(fā)明的另一目的在提供一種芯片承載基板結(jié)構(gòu)，該結(jié)構(gòu)包含：一金屬基底層；一阻隔層，形成在該金屬基底層上，至少覆蓋該金屬基底層上表面的一部分；一凸塊結(jié)構(gòu)，形成于該阻隔層上；一絕緣材料層，填入該凸塊結(jié)構(gòu)與該阻隔層之間的空隙；至少一碳纖維預(yù)浸布；至少一導(dǎo)電層，形成于該至少一碳纖維預(yù)浸布上，該各導(dǎo)電層與該碳纖維預(yù)浸布為一對一的配置，該至少一導(dǎo)電層與該凸塊結(jié)構(gòu)的一表面從該絕緣材料層露出，使該至少一導(dǎo)電層、該凸塊結(jié)構(gòu)的該表面與該絕緣層形成一共面表面；一線路層，形成在部份的該共面平面上，且與該凸塊結(jié)構(gòu)及該至少一導(dǎo)電層連接；以及一防焊層，將未被該線路層覆蓋的該絕緣材料及該導(dǎo)電層包覆，同時包覆部分的該線路層。

該阻隔層可以完全覆蓋金屬基底層上表面，或是僅位于凸塊結(jié)構(gòu)的底部，藉由設(shè)置阻隔層于金屬基底層及凸塊結(jié)構(gòu)之間，能夠使得在制作過程使凸塊結(jié)構(gòu)的形狀、深度維持恒定，避免產(chǎn)生深度不一致及容易脫層的問題，提升整體制作的良率。

附圖說明

圖1A是現(xiàn)有技術(shù)芯片承載基板結(jié)構(gòu)第一示例的剖面示意圖。

圖1B是現(xiàn)有技術(shù)芯片承載基板結(jié)構(gòu)第一示例的剖面示意圖。

圖2A是本發(fā)明芯片承載基板結(jié)構(gòu)第一實施例的剖面示意圖。

圖2B是本發(fā)明芯片承載基板結(jié)構(gòu)第二實施例的剖面示意圖。

圖3A是本發(fā)明芯片承載基板結(jié)構(gòu)第三實施例的剖面示意圖。

圖3B是本發(fā)明芯片承載基板結(jié)構(gòu)第四實施例的剖面示意圖。

其中，附圖標(biāo)記說明如下：

1????芯片承載基板結(jié)構(gòu)

2????芯片承載基板結(jié)構(gòu)

3????芯片承載基板結(jié)構(gòu)

4????芯片承載基板結(jié)構(gòu)

10???金屬基底層

11???金屬基底層

13???凸塊結(jié)構(gòu)

15???凸塊結(jié)構(gòu)

20???阻隔層

22???阻隔層

30???絕緣材料層

40???線路層

50???碳纖維預(yù)浸布

55???導(dǎo)電層

60???防焊層

100??芯片承載基板結(jié)構(gòu)

150??芯片承載基板結(jié)構(gòu)

具體實施方式

以下配合附圖及附圖標(biāo)記對本發(fā)明的實施方式做更詳細(xì)的說明，使熟習(xí)本領(lǐng)域的技術(shù)人員在研讀本說明書后能據(jù)以實施。