[發明專利]一種電機速度計算裝置

有效

• 申請號: 201210224106.0
• 申請日: 2012-07-02
• 公開（公告）號: CN102750451A
• 公開（公告）日: 2012-10-24
• 發明（設計）人: 董平;徐紹龍;馮江華;劉可安;倪大成;劉良杰;邱岳峰
• 申請（專利權）人: 株洲南車時代電氣股份有限公司
• 主分類號: G06F19/00
• 分類號: G06F19/00
• 代理公司: 湖南兆弘專利事務所 43008
• 代理人: 趙洪

1.一種電機速度計算裝置，其特征在于，包括：低通濾波模塊（1）、脈沖選擇模塊（2）、方向判定模塊（3）、頻率計算模塊（4）、零速判定模塊（5）、占空比計算模塊（6）和數據輸出模塊（7）；來自電機的速度傳感器輸出的一組速度脈沖信號脈沖輸入A和脈沖輸入B輸入低通濾波模塊（1）進行濾波，經過濾波處理的脈沖輸入A和脈沖輸入B均分別輸出至方向判定模塊（3）和脈沖選擇模塊（2）；所述方向判定模塊（3）根據脈沖輸入A和脈沖輸入B的相位差判斷出當前的速度方向，并將方向信號輸出至數據輸出模塊（7）；所述脈沖選擇模塊（2）從脈沖輸入A和脈沖輸入B兩個脈沖中選擇出一個適合計算的脈沖分別輸出至頻率計算模塊（4）、零速判定模塊（5），以及占空比計算模塊（6）；所述零速判定模塊（5）負責判定當前的速度傳感器無輸出脈沖時，輸出零速標識至數據輸出模塊（7）；所述頻率計算模塊（4）負責計算并輸出脈沖頻率至數據輸出模塊（7）；所述占空比計算模塊（6）負責計算并輸出當前脈沖的占空比信號至數據輸出模塊（7）。

2.根據權利要求1所述的一種電機速度計算裝置，其特征在于：所述電機速度計算裝置基于FPGA進行設計，脈沖輸入A和脈沖輸入B從所述FPGA的IO管腳輸入至FPGA內部的低通濾波模塊（1）進行濾波。

3.根據權利要求2所述的一種電機速度計算裝置，其特征在于：經過低通濾波模塊（1）濾波的脈沖輸入A和脈沖輸入B輸入脈沖選擇模塊（2），所述脈沖選擇模塊（2）按照以下規則選擇出一個適合計算的脈沖分別輸出至頻率計算模塊（4）、零速判定模塊（5），以及占空比計算模塊（6）：

當脈沖輸入A和脈沖輸入B同時存在時，脈沖選擇模塊（2）輸出脈沖輸入A；

當脈沖輸入A正常，脈沖輸入B丟失時，脈沖選擇模塊（2）輸出脈沖輸入A；

當脈沖輸入B正常，脈沖輸入A丟失時，脈沖選擇模塊（2）輸出脈沖輸入B。

4.根據權利要求1至3中任一權利要求所述的一種電機速度計算裝置，其特征在于：所述方向判定模塊（3）包括脈沖合成器（31）、計時器一（32）、計時器二（33）和比較器一（34）；脈沖合成器（31）在輸入系統時鐘的上升沿判斷脈沖輸入A是否在上個系統時鐘周期內出現了上升沿，若是則合成脈沖輸出轉為高電平；若脈沖輸入B在上個系統時鐘周期內出現了上升沿，則合成脈沖輸出轉為低電平；計時器一（32）計算合成脈沖輸出的高電平時間，計時器二（33）計算脈沖輸入A的周期，脈沖輸入A的周期縮小一半后再通過比較器一（34）與合成脈沖輸出的高電平時間進行比較，若脈沖輸入A周期的一半小于合成脈沖輸出的高電平時間，則說明合成脈沖輸出的占空比大于50%，則通過比較器一（34）輸出A轉向信號；若脈沖輸入A周期的一半大于合成脈沖輸出的高電平時間，則通過比較器一（34）輸出B轉向信號。