[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)形成方法

有效

• 申請?zhí)枺?/td>: 201210214976.X
• 申請日: 2012-06-26
• 公開（公告）號: CN102723278B
• 公開（公告）日: 2017-03-29
• 發(fā)明（設(shè)計(jì)）人: 沈思杰;劉憲周;茍鴻雁
• 申請（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)，特別涉及一種集成度高的半導(dǎo)體結(jié)構(gòu)形成方法。

背景技術(shù)

在現(xiàn)有技術(shù)中，DMOS（雙擴(kuò)散MOS）晶體管一般作為功率晶體管，以提供用于功率集成電路應(yīng)用的高壓電路。DMOS晶體管的一個(gè)具體類型是溝槽DMOS晶體管，其中溝道出現(xiàn)在從源極向漏極延伸的溝槽的外壁上，且柵極形成在溝槽內(nèi)。溝槽DMOS因?yàn)槠涓邏骸⒋箅娏黩?qū)動(dòng)（器件結(jié)構(gòu)決定漏端能承受高壓，高集成度指可在小面積內(nèi)做超大的器件溝道寬/長比）的特點(diǎn)而被廣泛應(yīng)用于驅(qū)動(dòng)電路，尤其是高壓功率的驅(qū)動(dòng)電路。

由于溝槽DMOS晶體管需要承受幾十伏至幾百伏的高壓，為了防止溝槽DMOS晶體管被高壓擊穿，需要在溝槽DMOS晶體管外圍設(shè)置結(jié)終端區(qū)。所述結(jié)終端包括場板、保護(hù)環(huán)等。由于溝槽DMOS晶體管的整個(gè)襯底都是漏極，當(dāng)所述漏極施加高反偏電壓時(shí)，溝槽DMOS晶體管的體區(qū)與襯底之間的PN結(jié)可能會(huì)被擊穿，且由于位于溝槽DMOS晶體管的體區(qū)終端的PN結(jié)會(huì)發(fā)生彎曲，電場線更集中，且由于半導(dǎo)體襯底表面通常具有界面電荷，所述界面電荷會(huì)使得半導(dǎo)體襯底表面的載流子濃度高于半導(dǎo)體襯底內(nèi)的載流子濃度，位于半導(dǎo)體襯底表面的耗盡層的厚度會(huì)變窄，更容易發(fā)生擊穿，因此，在溝槽DMOS晶體管的體區(qū)外圍設(shè)置有所述結(jié)終端，能使溝槽DMOS晶體管的實(shí)際擊穿電壓更接近平行平面結(jié)的理想擊穿電壓，能減小局部電場，提高溝槽DMOS晶體管的可靠性。

圖1至圖5為現(xiàn)有技術(shù)形成所述溝槽DMOS晶體管和結(jié)終端的過程的剖面結(jié)構(gòu)示意圖。所述結(jié)終端包括保護(hù)環(huán)和金屬場板。具體的，請參考圖1，提供半導(dǎo)體襯底10，所述半導(dǎo)體襯底10包括第一區(qū)域11和包圍所述第一區(qū)域11的第二區(qū)域12，所述第一區(qū)域11為功率器件區(qū)，所述第二區(qū)域12為結(jié)終端區(qū)。在所述半導(dǎo)體襯底10表面形成氧化硅薄膜，并對所述氧化硅薄膜進(jìn)行刻蝕，在所述半導(dǎo)體襯底10的第二區(qū)域12表面利用光刻刻蝕工藝形成具有開口25的絕緣層20，所述絕緣層20之間的開口25定義后續(xù)形成的保護(hù)環(huán)的位置。其中，為了便于圖示，所述圖1至圖5中僅包括第一區(qū)域11和位于所述第一區(qū)域11一側(cè)的第二區(qū)域12。

請參考圖2，在所述半導(dǎo)體襯底10、絕緣層20表面形成圖形化的光刻膠層（未圖示），所述圖形化的光刻膠層暴露出所述絕緣層20之間的開口25，以所述圖形化的光刻膠層和絕緣層20為掩膜，對所述開口25暴露出來的半導(dǎo)體襯底10進(jìn)行離子注入，形成保護(hù)環(huán)30，所述保護(hù)環(huán)30位于第二區(qū)域12內(nèi)且圍繞所述第一區(qū)域11。形成所述保護(hù)環(huán)30后，再對所述保護(hù)環(huán)30進(jìn)行高溫退火，使得保護(hù)環(huán)30靠近第一區(qū)域11和遠(yuǎn)離第一區(qū)域11的邊緣擴(kuò)展到絕緣層20的下方。

請參考圖3，在所述半導(dǎo)體襯底10的第一區(qū)域11內(nèi)形成體區(qū)41和貫穿所述體區(qū)41的至少一個(gè)溝槽42。

請參考圖4，在所述半導(dǎo)體襯底10表面和溝槽42（圖3所示）內(nèi)形成柵氧化層（未圖示），在所述柵氧化層表面形成多晶硅層50。

請參考圖5，利用光刻刻蝕工藝除去半導(dǎo)體襯底10表面的多晶硅層，所述溝槽內(nèi)的多晶硅層形成溝槽DMOS晶體管的多晶硅柵55，位于體區(qū)41表面的多晶硅層形成多晶硅互連層（未圖示），利用所述多晶硅互連層將若干個(gè)多晶硅柵55電學(xué)連接，在靠近所述多晶硅柵55的體區(qū)41內(nèi)形成源區(qū)60。其中，為了提高DMOS晶體管的大電流驅(qū)動(dòng)，通常是將若干個(gè)DMOS晶體管并聯(lián)起來，所述若干個(gè)DMOS晶體管的柵極通過位于體區(qū)41表面的多晶硅互連層電學(xué)連接。

請參考圖6，在所述半導(dǎo)體襯底10和絕緣層20表面形成金屬層，利用光刻刻蝕工藝除去半導(dǎo)體襯底10表面的金屬層，在絕緣層20表面形成金屬場板70，所述金屬場板70通過導(dǎo)電插塞（未圖示）與外界電路相連，且所述保護(hù)環(huán)30通過導(dǎo)電插塞（未圖示）與外界電路相連，通過在金屬場板70上施加電壓，使得金屬場板70下方對應(yīng)的半導(dǎo)體襯底表面的位置會(huì)發(fā)生耗盡，使得原來保護(hù)環(huán)30靠近表面的PN結(jié)因?yàn)榻缑骐姾勺冋笾匦伦兒瘢瑥亩梢蕴岣邷喜跠MOS晶體管的擊穿電壓。

但現(xiàn)有技術(shù)的方法形成絕緣層、金屬場板、保護(hù)環(huán)和多晶硅柵至少需要4步光刻工藝，工藝較為繁瑣，集成度不高。

更多關(guān)于溝槽DMOS晶體管的形成工藝請參考公開號為US2003/0168696A1的美國專利文獻(xiàn)。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種用于形成溝槽DMOS晶體管和結(jié)終端區(qū)的半導(dǎo)體結(jié)構(gòu)形成方法，可以節(jié)省工藝步驟，提高了工藝集成度。

為解決上述問題，本發(fā)明技術(shù)方案提供了一種半導(dǎo)體結(jié)構(gòu)形成方法，包括：