[發明專利]半導體器件測試方法有效
| 申請號： | 201210214365.5 | 申請日： | 2012-06-25 |
| 公開（公告）號： | CN103512508A | 公開（公告）日： | 2014-01-15 |
| 發明（設計）人： | 付作振;馬小龍;殷華湘 | 申請（專利權）人： | 中國科學院微電子研究所 |
| 主分類號： | G01B11/16 | 分類號： | G01B11/16;H01L23/544 |
| 代理公司： | 北京藍智輝煌知識產權代理事務所(普通合伙) 11345 | 代理人： | 陳紅 |
| 地址： | 100029 *** | 國省代碼： | 北京;11 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 半導體器件 測試 方法 | ||
1.一種半導體器件測試方法，包括：
在襯底上形成柵絕緣介質層；
在柵絕緣介質層上形成無應力金屬屏蔽層；
在無應力金屬屏蔽層中形成柵極形狀的多個無應力金屬屏蔽層線條構成的凹槽陣列；
在凹槽陣列中形成應力金屬柵層；
去除無應力金屬屏蔽層頂部的應力金屬柵層，余下的應力金屬柵在襯底中形成多個溝道應變區；
采用Raman測量凹槽陣列中應力金屬柵層下方的短溝道襯底應變。
2.根據權利要求1所述的方法，其中，無應力金屬屏蔽層線條寬度在10nm到1000nm范圍內，凹槽陣列寬度大于Raman光斑直徑。
3.根據權利要求2所述的方法，Raman光斑直徑大于等于1微米。
4.根據權利要求1所述方法，其中，無應力金屬屏蔽層厚度足以屏蔽除應力金屬柵層正下方襯底以外的Raman光波信號，使得能夠通過Raman測量應力金屬柵正下方短溝道襯底應變。
5.根據權利要求1所述的方法，其中，應力金屬柵層的厚度既能夠不屏蔽、甚至增強Raman信號，又能夠引起其下方襯底晶格形變并記憶。
6.根據權利要求5所述的方法，其中，應力金屬柵層的厚度小于10nm。
7.根據權利要求1所述的方法，其中，襯底包括單晶體硅或絕緣體上硅基底，或應變硅襯底，或包括鍺硅襯底、III-V族化合物、II-VI族化合物、石墨烯的高遷移率襯底材料。
8.根據權利要求1所述的方法，其中，柵絕緣介質層包括選自HfO2、HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx、HfLaSiOx及其組合的鉿基高K介質材料，選自ZrO2、La2O3、LaAlO3、TiO2、Y2O3及其組合的稀土基高K介質材料，以及選自SiO2、SiON、Si3N4、Al2O3的常用絕緣介質材料，以及上述各類材料的復合多層結構。
9.根據權利要求1所述的方法，其中，應力金屬柵層包括氮化鈦、氮化鉭及其組合，淀積方法包括LPCVD、PECVD、蒸發、濺射、離子束沉積、PLD、ALD及其組合。
10.根據權利要求1所述的方法，其中，無應力金屬屏蔽層的厚度等于柵的高度。
11.根據權利要求1所述的方法，其中，形成凹槽陣列的方法為槽形開口曝光/光刻。
12.根據權利要求11所述的方法，其中，由等離子刻蝕、RIE或濕法腐蝕實現各向異性刻蝕，形成直角溝槽，溝槽深度為無應力金屬屏蔽層厚度，溝槽寬度為溝道寬度。
13.根據權利要求1所述方法，其中，通過LPCVD、PECVD、蒸發、濺射、離子束沉積、PLD、ALD及其組合的方法淀積無應力金屬屏蔽層，材料包括Al、Ti、Cu、Mo及其組合，淀積厚度等于溝槽深度。
14.根據權利要求1所述的方法，通過CMP、光刻/刻蝕的方法去除無應力金屬屏蔽層上的部分應力金屬柵層，形成獨立的應力金屬柵。
15.根據權利要求1所述的方法，其中，采用光斑直徑1微米的Raman測量應力金屬柵下短溝道，通過Raman?shift判斷溝道中襯底應變。
16.一種半導體測試結構，包括：
襯底；
襯底上的多個無應力金屬屏蔽層線條構成的凹槽陣列，凹槽陣列的寬度大于Raman光斑最小直徑；
凹槽陣列中多個無應力金屬屏蔽層線條之間的多個應力金屬柵線條；
應力金屬柵線條下方襯底中的多個應變溝道區。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所，未經中國科學院微電子研究所許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201210214365.5/1.html，轉載請聲明來源鉆瓜專利網。
