[發明專利]MOS晶體管及其形成方法、SRAM存儲單元電路

有效

• 申請號: 201210214317.6
• 申請日: 2012-06-26
• 公開（公告）號: CN103515435A
• 公開（公告）日: 2014-01-15
• 發明（設計）人: 甘正浩;洪中山;馮軍宏
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/08;H01L21/336;H01L27/11;G11C11/412
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制作領域，尤其涉及源/漏區應力不對稱的MOS晶體管及形成方法、具有高讀取裕度和寫入裕度的SRAM存儲單元電路。

背景技術

靜態隨機存儲器（Static?Random?Access?Memory，SRAM）作為存儲器中的一員，具有高速度、低功耗與標準工藝相兼容等優點，廣泛應用于PC、個人通信、消費電子產品（智能卡、數碼相機、多媒體播放器）等領域。

圖1為現有6T結構的SRAM存儲器的存儲單元的電路結構示意圖，所述存儲單元包括：第一PMOS晶體管P1、第二PMOS晶體管P2、第一NMOS晶體管N1、第二NMOS晶體管N2、第三NMOS晶體管N3以及第四NMOS晶體管N4。

所述第一PMOS晶體管P1、第二PMOS晶體管P2、第一NMOS晶體管N1、第二NMOS晶體管N2形成雙穩態電路，所述雙穩態電路形成一個鎖存器用于鎖存數據信息。所述第一PMOS晶體管P1和第二PMOS晶體管P2為上拉晶體管；所述第一NMOS晶體管N1和第二NMOS晶體管N2為下拉晶體管。第三NMOS晶體管N3和第四NMOS晶體管N4為傳輸晶體管。

第一PMOS晶體管P1的柵極、第一NMOS晶體管N1的柵極、第二PMOS晶體管P2的漏極、第二NMOS晶體管N2的漏極、第四NMOS晶體管N4的源極電連接，形成第一存儲節點11；第二PMOS晶體管P2的柵極、第二NMOS晶體管N2的柵極、第一PMOS晶體管P1的漏極、第一NMOS晶體管N1的漏極、第三NMOS晶體管N3的源極電連接，形成第二存儲節點12。

第三NMOS晶體管N3和第四NMOS晶體管N4的柵極與字線WL電連接；第三NMOS晶體管N3的漏極與第一位線BL電連接，第四NMOS晶體管N4的漏極與第二位線（互補位線）BLB電連接；第一PMOS晶體管P1的源極和第二PMOS晶體管P2的源極與電源線Vdd電連接；第一NMOS晶體管N1的源極和第二NMOS晶體管N2的源極與地線Vss電連接。

所述6T結構的SRAM存儲器的存儲單元的工作原理是：

讀操作時，字線WL施加高電平，第三NMOS晶體管N3和第四NMOS晶體管N4導通，第一位線BL和第二位線BLB施加高電平，由于第一存儲節點11和第二存儲節點12其中一個為低電平，電流從第一位線BL、第二位線BLB流向低電平的第一存儲節點11或第二存儲節點12，所述第一位線BL或第二位線BLB的電位降低，第一位線BL和第二位線BLB間電位產生電壓差，當電壓差達到一定值后打開靈敏度放大器（未圖示），對電壓進行放大，再送到輸出電路（未圖示），讀出數據；

寫操作時，字線WL施加高電平，第三NMOS晶體管N3和第四NMOS晶體管N4導通，第一位線BL和第二位線BLB對應的一個施加高電平，一個施加低電平，由于第一存儲節點11和第二存儲節點12其中一個為高電平，另一個為低電平，當寫操作的數據信息與原來存儲的數據信息不同時，電流從高電平的第一存儲節點11或第二存儲節點12流向低電平的第一位線BL或第二位線BLB，使得高電平的第一存儲節點11或第二存儲節點12的電位降低，另一個低電平的第二存儲節點12或第一存儲節點11的電位提高，SRAM存儲器單元存儲新的數據。

但隨著CMOS工藝的工藝節點減小，工作電壓降低，隨機摻雜導致閾值電壓變化增大，給SRAM的讀取穩定性帶來挑戰。為了能使SRAM存儲器能穩定地工作，需要提高SRAM存儲器的讀取裕度和寫入裕度，因此如何提高SRAM存儲器的讀取裕度和寫入裕度就成為本領域技術人員亟待解決的問題之一。

更多關于SRAM存儲器的介紹請參考公開號為US2007/0241411A1的美國專利。

發明內容

本發明解決的問題是提供一種源/漏區應力不對稱的MOS晶體管及形成方法、具有高讀取裕度和寫入裕度的SRAM存儲單元電路。

為解決上述問題，本發明技術方案提供了一種MOS晶體管，包括：

半導體襯底，位于所述半導體襯底表面的柵極結構，位于所述柵極結構一側的半導體襯底內的源區和位于所述柵極結構另一側的半導體襯底內的漏區，

其中，從靠近源區的一端到靠近漏區的一端，位于所述源區和漏區之間的溝道區受到的應力從壓縮應力逐漸變為拉伸應力或從拉伸應力逐漸變為壓縮應力。

可選的，所述源區為鍺硅層，所述漏區為碳化硅層。

可選的，所述源區為碳化硅層，所述漏區為鍺硅層。