[發(fā)明專利]MOS晶體管及其形成方法、SRAM存儲(chǔ)單元電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201210214317.6
• 申請(qǐng)日: 2012-06-26
• 公開（公告）號(hào): CN103515435A
• 公開（公告）日: 2014-01-15
• 發(fā)明（設(shè)計(jì)）人: 甘正浩;洪中山;馮軍宏
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/08;H01L21/336;H01L27/11;G11C11/412
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

1.一種MOS晶體管，其特征在于，包括：

半導(dǎo)體襯底，位于所述半導(dǎo)體襯底表面的柵極結(jié)構(gòu)，位于所述柵極結(jié)構(gòu)一側(cè)的半導(dǎo)體襯底內(nèi)的源區(qū)和位于所述柵極結(jié)構(gòu)另一側(cè)的半導(dǎo)體襯底內(nèi)的漏區(qū)，

其中，從靠近源區(qū)的一端到靠近漏區(qū)的一端，位于所述源區(qū)和漏區(qū)之間的溝道區(qū)受到的應(yīng)力從壓縮應(yīng)力逐漸變?yōu)槔鞈?yīng)力，或者從拉伸應(yīng)力逐漸變?yōu)閴嚎s應(yīng)力。

2.如權(quán)利要求1所述的MOS晶體管，其特征在于，所述源區(qū)為鍺硅層，所述漏區(qū)為碳化硅層。

3.如權(quán)利要求1所述的MOS晶體管，其特征在于，所述源區(qū)為碳化硅層，所述漏區(qū)為鍺硅層。

4.如權(quán)利要求2或3所述的MOS晶體管，其特征在于，所述鍺硅層或碳化硅層中摻雜有P型或N型雜質(zhì)離子，所述鍺硅層中摻雜的雜質(zhì)離子的類型與碳化硅層中摻雜的雜質(zhì)離子的類型相同。

5.如權(quán)利要求2或3所述的MOS晶體管，其特征在于，所述鍺硅層和碳化硅層的側(cè)壁向溝道區(qū)一側(cè)突出。

6.如權(quán)利要求2或3所述的MOS晶體管，其特征在于，所述碳化硅層中碳元素的摩爾百分比含量范圍為0%~50%。

7.如權(quán)利要求2或3所述的MOS晶體管，其特征在于，所述鍺硅層中鍺元素的摩爾百分比含量范圍為0%~70%。

8.一種MOS晶體管的形成方法，其特征在于，包括：

提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底表面形成柵極結(jié)構(gòu)；

在所述柵極結(jié)構(gòu)一側(cè)的半導(dǎo)體襯底內(nèi)形成碳化硅層，在所述柵極結(jié)構(gòu)另一側(cè)的半導(dǎo)體襯底內(nèi)形成鍺硅層。

9.如權(quán)利要求8所述的MOS晶體管的形成方法，其特征在于，形成所述碳化硅層和鍺硅層的具體工藝包括：

在所述柵極結(jié)構(gòu)一側(cè)的半導(dǎo)體襯底內(nèi)形成第一溝槽，在所述柵極結(jié)構(gòu)另一側(cè)的半導(dǎo)體襯底內(nèi)形成第二溝槽；

在所述第一溝槽內(nèi)填充滿碳化硅層；

在所述第二溝槽內(nèi)填充滿鍺硅層。

10.如權(quán)利要求9所述的MOS晶體管的形成方法，其特征在于，在所述第一溝槽內(nèi)形成碳化硅層的工藝為選擇性外延工藝，在所述第二溝槽內(nèi)形成鍺硅層的工藝為選擇性外延工藝。

11.如權(quán)利要求10所述的MOS晶體管的形成方法，其特征在于，在所述選擇性外延工藝形成碳化硅層或鍺硅層時(shí)原位摻雜有P型或N型雜質(zhì)離子。

12.如權(quán)利要求8所述的MOS晶體管的形成方法，其特征在于，在所述柵極結(jié)構(gòu)一側(cè)的半導(dǎo)體襯底內(nèi)進(jìn)行碳離子注入，形成碳化硅層，在所述柵極結(jié)構(gòu)另一側(cè)的半導(dǎo)體襯底內(nèi)進(jìn)行鍺離子注入，形成鍺硅層。

13.如權(quán)利要求8所述的MOS晶體管的形成方法，其特征在于，在形成碳化硅層和鍺硅層后，對(duì)所述碳化硅層和鍺硅層進(jìn)行P型或N型雜質(zhì)離子注入。

14.一種SRAM存儲(chǔ)單元電路，其特征在于，包括：

第一PMOS晶體管、第二PMOS晶體管、第一NMOS晶體管、第二NMOS晶體管、第三NMOS晶體管以及第四NMOS晶體管；

第一PMOS晶體管的柵極、第一NMOS晶體管的柵極、第二PMOS晶體管的漏極、第二NMOS晶體管的漏極、第四NMOS晶體管的源極電連接，形成第二存儲(chǔ)節(jié)點(diǎn)；第二PMOS晶體管的柵極、第二NMOS晶體管的柵極、第一PMOS晶體管的漏極、第一NMOS晶體管的漏極、第三NMOS晶體管的源極電連接，形成第一存儲(chǔ)節(jié)點(diǎn)；

第三NMOS晶體管和第四NMOS晶體管的柵極與字線電連接；第三NMOS晶體管的漏極與第一位線電連接，第四NMOS晶體管的漏極與第二位線電連接；第一PMOS晶體管的源極和第二PMOS晶體管的源極與電源端電連接；第一NMOS晶體管的源極和第二NMOS晶體管的源極與接地端電連接；

其中，從靠近源區(qū)的一端到靠近漏區(qū)的一端，第三NMOS晶體管和第四NMOS晶體管的溝道區(qū)受到的應(yīng)力從壓縮應(yīng)力逐漸變?yōu)槔鞈?yīng)力。

15.如權(quán)利要求14所述的SRAM存儲(chǔ)單元電路，其特征在于，所述第一傳輸晶體管和第二傳輸晶體管的源極對(duì)應(yīng)的源區(qū)為鍺硅層，所述第一傳輸晶體管和第二傳輸晶體管的漏極對(duì)應(yīng)的漏區(qū)為碳化硅層。

16.如權(quán)利要求15所述的SRAM存儲(chǔ)單元電路，其特征在于，所述鍺硅層或碳化硅層中摻雜有N型雜質(zhì)離子。