[發(fā)明專利]側墻結構的制作方法無效
| 申請?zhí)枺?/td> | 201210208908.2 | 申請日: | 2012-06-21 |
| 公開(公告)號: | CN102709167A | 公開(公告)日: | 2012-10-03 |
| 發(fā)明(設計)人: | 李全波;張瑜 | 申請(專利權)人: | 上海華力微電子有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28;H01L21/336;H01L21/311 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 陸花 |
| 地址: | 201203 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 結構 制作方法 | ||
1.一種側墻結構的制作方法,其特征在于,包括:
提供半導體襯底,所述半導體襯底上形成有柵極;
形成初始氧化層,所述初始氧化層覆蓋所述半導體襯底和柵極的表面;
對柵極兩側的初始氧化層進行厚度剪裁工藝,形成厚度小于所述初始氧化層厚度的側墻氧化層,柵極頂部和半導體襯底表面的氧化層作為保護層;
形成氮化硅層,所述氮化硅層覆蓋所述側墻氧化層和保護層的表面;
進行刻蝕工藝,去除位于保護層表面的氮化硅層和位于側墻氧化層表面的部分氮化硅層,所述側墻氧化層和柵極兩側剩余的氮化硅層構成側墻結構。
2.如權利要求1所述的側墻結構的制作方法,其特征在于,所述初始氧化層的厚度范圍為45~55埃,所述側墻氧化層的厚度范圍為10~20埃,所述氮化硅層的厚度范圍為65~75埃,所述側墻氧化層兩側剩余的氮化硅層的厚度范圍為35~45埃,所述側墻結構的厚度范圍為50~60埃。
3.如權利要求1所述的側墻結構的制作方法,其特征在于,所述厚度裁剪工藝利用等離子體刻蝕工藝進行,所述等離子體刻蝕工藝的氣體為CF4和O2氣體混合氣體,CF4和O2氣體的流量比的范圍為2∶1~5∶1,偏置功率為0,等離子體刻蝕工藝的腔室壓力為30~70mTorr,工藝時間為10~25秒。
4.如權利要求1所述的側墻結構的制作方法,其特征在于,所述初始氧化層利用低壓化學氣相沉積工藝制作。
5.如權利要求1所述的側墻結構的制作方法,其特征在于,所述氮化硅層的刻蝕工藝采用等離子體刻蝕工藝進行,包括:
利用CF4氣體形成等離子體對氮化硅層進行刻蝕,去除的氮化硅層的厚度為18~22埃;
利用CF4、O2、惰性氣體的混合氣體對氮化硅層進行刻蝕,所述CF4和O2的流量比范圍為1∶1~4∶1,刻蝕時間為10~15秒;
采用CH3F和O2的混合氣體進行刻蝕所述CH3F和O2的流量比范圍為1∶1~3∶1,刻蝕時間為20~30秒。
6.如權利要求1所述的側墻結構的制作方法,其特征在于,所述氮化硅層利用爐管工藝制作。
7.如權利要求1所述的側墻結構的制作方法,其特征在于,還包括:清洗步驟,去除所述厚度剪裁工藝形成的聚合物和顆粒物。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司,未經上海華力微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210208908.2/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:溶劑基雙組分聚氨酯涂料組合物
- 下一篇:防止物體撞擊橋梁的預警方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





