[發(fā)明專利]基于訪問信息調(diào)度的片上多核共享存儲控制器

有效

• 申請?zhí)枺?/td>: 201210208115.0
• 申請日: 2012-06-21
• 公開（公告）號: CN102750257A
• 公開（公告）日: 2012-10-24
• 發(fā)明（設(shè)計）人: 馬佩軍;鄒輝輝;史江一;趙偉峰;董偉;李康;郝躍
• 申請（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號: G06F15/167
• 分類號: G06F15/167;G06F13/16
• 代理公司: 陜西電子工業(yè)專利中心 61205
• 代理人: 王品華;朱紅星

技術(shù)領(lǐng)域

本發(fā)明微電子技術(shù)領(lǐng)域，涉及數(shù)據(jù)存儲控制，特別是一種片上多核共享存儲控制器，該存儲控制器可用于處理片上多核處理器對存儲器的訪問，通過訪問信息調(diào)度，控制片上多核處理器對存儲器訪問信息的執(zhí)行次序以加快訪問信息執(zhí)行速度滿足多核處理器對存儲器頻繁訪問的請求。

背景技術(shù)

處理器系統(tǒng)中，多個處理器可以通過命令總線向片外存儲器發(fā)送指令，訪問存儲器。這些指令通常存儲在存儲控制器中，存儲控制器通過指令譯碼，得到訪問信息。現(xiàn)在，很多處理器都被集成在單個芯片上，稱之為片上系統(tǒng)SOC,這樣的多個處理器也稱作為片上多核處理器。片上多核處理器通過命令總線向片外存儲器發(fā)送多條指令，即發(fā)送多個存儲器訪問請求。

傳統(tǒng)的片上多核共享存儲控制器結(jié)構(gòu)示意圖如圖1所示，片上多核處理器100通過命令總線向片外存儲器120發(fā)送指令，由存儲控制器128控制執(zhí)行這些指令，當(dāng)存儲控制器128接收到指令后，把這些指令存儲到指令隊列102中；仲裁模塊104基于一定的仲裁算法從指令隊列中讀取出指令，指令讀取出后輸入到指令譯碼和地址產(chǎn)生模塊106中，譯碼出指令的信息，該指令的信息包括：指令所要訪問的存儲器地址，指令的類型，傳輸數(shù)據(jù)的個數(shù)，處理器的編號，以及處理器內(nèi)部存儲數(shù)據(jù)的地址。

譯碼出來的指令信息，送給存儲接口模塊108，由存儲接口模塊108發(fā)送地址和命令給片外存儲器120，片外存儲器120接收到地址和命令后，開始對存儲器進行正式的訪問，進行行選通，經(jīng)歷行選通時間后，進行列選擇。列選后如果是讀指令，需要經(jīng)歷一段讀潛伏期的時間后，數(shù)據(jù)開始進行傳輸，即數(shù)據(jù)由片外存儲器120發(fā)送到數(shù)據(jù)通路模塊110，片上多核處理器100接收數(shù)據(jù)通路模塊110的數(shù)據(jù)。

如果是寫指令，需要經(jīng)歷1個周期后，數(shù)據(jù)開始進行傳輸，即數(shù)據(jù)由片上多核處理器100發(fā)送到數(shù)據(jù)通路模塊110，片外存儲器120從數(shù)據(jù)通路模塊110接收數(shù)據(jù)，數(shù)據(jù)傳輸完成后再經(jīng)歷寫回時間。

數(shù)據(jù)傳輸完成之后，本條指令執(zhí)行完成，接著進行預(yù)充電，預(yù)充電完成之后給仲裁模塊104一個仲裁信號，讀取出下一條指令。

上述傳統(tǒng)的片上多核共享存儲控制器執(zhí)行指令時，由于前一條指令執(zhí)行完成之后，不管后一條指令和前一條指令所訪問的存儲器是相同存儲塊的相同行，還是不同存儲塊，接下來的操作都是預(yù)充電，經(jīng)歷預(yù)充電時間后，讀取出后一條指令，再執(zhí)行該條指令，依次經(jīng)歷行選、行選通時間和列選，因而指令執(zhí)行的時間很長，這對于片上多核處理器頻繁訪問存儲器而言，會造成很大的訪問延遲。

發(fā)明內(nèi)容

本發(fā)明的目的在于針對上述現(xiàn)有技術(shù)的缺陷，提出了一種基于訪問信息調(diào)度的片上多核共享存儲控制器，以減少指令執(zhí)行的時間，滿足片上多核處理器對存儲器的頻繁訪問。

本發(fā)明的技術(shù)方案是這樣實現(xiàn)的：

一、技術(shù)原理

對于前后兩條指令而言，在一條指令執(zhí)行完成之后，接下來的操作取決于后一條指令地址，指令地址分為以下三種情況：

當(dāng)后一條指令地址和前一條指令地址指向的是不同存儲塊時，進行后一條指令的行選；

當(dāng)后一條指令地址和前一條指令地址指向的是相同存儲塊的不同行時，進行預(yù)充電操作，然后進行后一條指令的行選；

當(dāng)后一條指令地址和前一條指令地址指向的是相同存儲塊的相同行時，進行后一條指令的列選。

上述三種情況中，當(dāng)后一條指令地址和前一條指令地址指向的是相同存儲塊的相同行時，通過進行后一條指令的行選，可以節(jié)省前一條指令的預(yù)充電和后一條指令的行選時間。對于該種情況而言，其指令執(zhí)行時間最短。

基于上述原理，對于片上多核處理器頻繁訪問片外存儲器而言，為了減少指令的執(zhí)行時間，后一條指令可以在前一條指令還未執(zhí)行完之前仲裁出來，仲裁出該指令后進行譯碼，譯碼得到訪問信息。通過對該訪問信息的調(diào)度，優(yōu)先執(zhí)行相同存儲塊相同行的指令，該指令地址和前一條指令地址指向的是相同存儲塊的相同行，這樣就可以減少指令的執(zhí)行時間，縮短對存儲器的訪問延遲。

二、技術(shù)方案

1、本發(fā)明的基于訪問信息調(diào)度的片上多核共享存儲控制器，包括：

指令存儲模塊，用于存放片上多核處理器發(fā)出的訪存指令，并在指令提取信號的作用下，提取出該訪存指令，輸入到指令譯碼和地址產(chǎn)生模塊中，該訪存指令包括指令類型、地址信息和對應(yīng)于片上多核處理器的信息；