[發明專利]形成用于半導體器件的圖案的方法有效
| 申請號: | 201210200363.0 | 申請日: | 2012-06-14 |
| 公開(公告)號: | CN103165414A | 公開(公告)日: | 2013-06-19 |
| 發明(設計)人: | 李佳穎;丁致遠;謝志宏;蔡明興;章勛明 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/027 | 分類號: | H01L21/027 |
| 代理公司: | 北京德恒律治知識產權代理有限公司 11409 | 代理人: | 章社杲;孫征 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 形成 用于 半導體器件 圖案 方法 | ||
技術領域
本發明一般地涉及半導體技術領域,更具體地來說,涉及半導體器件的制造方法。
背景技術
隨著技術進步,半導體器件的特征在于:減小前一代器件更多的尺寸的要求。然而,這樣的尺寸減小受到在制造器件中使用的光刻工具的限制。由光刻工具制造的部件和空間的最小尺寸取決于工具的分辨能力。雖然已經生產了提高分辨能力的工具,諸如,浸沒式光刻工具,但是提高的分辨能力通常不足,并且這種工具的銷售時間通常落后于下一代器件的開發周期。可能存在可選方法,這種可選方法提供減小的最小間距(例如,部件尺寸和部件之間的空間寬度的總和);然而,這些方法還可能不能提供適當的臨界尺寸。另外,減小圖案尺寸的方法通常效率低,例如,增加器件制造的成本和時間。
發明內容
為了解決現有技術中所存在的缺陷,根據本發明的一方面,提供了一種方法,包括:提供半導體襯底;在所述半導體襯底上方形成第一層和第二層;圖案化所述第一層,其中,圖案化提供第一元件、第二元件、以及介于所述第一元件和所述第二元件之間的空間;在所述第一層的所述第一元件和所述第二元件的側壁上形成隔離元件;以及使用所述隔離元件以及所述第一元件和所述第二元件作為掩模元件蝕刻所述第二層。
在該方法中,形成所述隔離元件包括:在所述圖案化的第一層上方形成共形層;蝕刻所述共形層,以形成所述隔離元件。
在該方法中,所述第一層包括硬掩模材料。
在該方法中,所述第一層包括:選自由以下材料構成的組的成分:氧化硅、氮化硅、氮氧化硅、硅、氮化鈦、鈦、及其組合。
在該方法中,所述第二層是硬掩模層。
該方法進一步包括:在隨后的蝕刻工藝中,使用蝕刻的第二層作為掩模元件。
該方法進一步包括:在蝕刻所述半導體襯底的過程中,使用所述蝕刻的第二層作為掩模元件。
該方法進一步包括:在蝕刻在所述半導體襯底上方設置的目標層的過程中,使用所述蝕刻的第二層作為掩模元件。
在該方法中,所述目標層包括:選自由以下材料構成的組的成分:硅、磷硅酸鹽玻璃(PSG)、硼硅酸鹽玻璃(BSG)、氟硅玻璃(FGS)、低-k介電材料、未摻雜硅酸鹽玻璃(USG)、正硅酸乙酯(TEOS)氧化物、以及其組合。
根據本發明的另一方面,提供了一種方法,包括:提供襯底,所述襯底具有第一層和形成在所述第一層上方的硬掩模層;在所述硬掩模層中蝕刻第一圖案,其中,所述第一圖案包括:具有第一寬度的多個元件;在蝕刻所述第一圖案之后,對所述硬掩模層實施第二蝕刻工藝,其中,所述第二蝕刻工藝改進所述第一圖案,從而提供具有第二寬度的多個元件的第二圖案,所述第二寬度小于所述第一寬度;在所述硬掩模層中形成的所述第二圖案上方形成共形層;蝕刻所述共形層,從而在具有所述第二寬度的多個元件中的每一個的側壁上形成隔離元件;以及在蝕刻所述硬掩模層的同時,使用所述隔離元件和具有所述第二寬度的所述多個元件作為掩模元件。
在該方法中,所述隔離元件的寬度小于第二寬度。
在該方法中,所述第一層包括硬掩模材料,所述硬掩模材料與所述硬掩模層的成分不同。
該方法進一步包括:在所述硬掩模層上方設置的第一光刻膠層中形成所述第一圖案,其中,在所述硬掩模層中蝕刻所述第一圖案包括:使用所述第一光刻膠層作為掩模元件;以及在第二光刻膠層中形成第三圖案,所述第二光刻膠層設置在具有所述第一圖案的所述硬掩模層上方;以及在所述硬掩模層的所述第二蝕刻工藝期間,使用所述第二光刻膠層作為掩模元件,其中,所述硬掩模的所述第二蝕刻工藝在所述硬掩模層中提供所述第二圖案。
在該方法中,所述共形層包括:氧化硅、氮化硅、氧化鈦、以及氧化鋁中的至少一種。
在該方法中,所述第二圖案包括具有所述第二寬度的所述多個元件,其中,所述多個元件包括:基本類似尺寸的元件和空間,所述空間介于相鄰元件之間。
根據本發明的又一方面,提供了一種半導體制造方法,包括:提供襯底;實施第一光刻工藝、第一蝕刻工藝、第二光刻工藝、以及第二蝕刻工藝,以在所述襯底上方設置的第一層中形成多個部件;在所述多個部件中的每一個上方形成側壁隔離元件;以及在下層的各向異性蝕刻工藝期間,使用所述多個部件和所述側壁隔離元件作為掩模元件。
在該方法中,蝕刻所述下層提供與淺溝槽隔離(STI)部件相關的圖案。
在該方法中,蝕刻所述下層提供與接觸部件相關的圖案。
在該方法中,蝕刻所述下層提供與互連部件相關的圖案。
在該方法中,所述互連部件是溝槽和通孔中的至少一個。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210200363.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:集成電路和形成集成電路的方法
- 下一篇:非易失性半導體存儲裝置
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





