[發明專利]節能電路

無效

• 申請號: 201210197901.5
• 申請日: 2012-06-15
• 公開（公告）號: CN103513744A
• 公開（公告）日: 2014-01-15
• 發明（設計）人: 周海清
• 申請（專利權）人: 鴻富錦精密工業（深圳）有限公司;鴻海精密工業股份有限公司
• 主分類號: G06F1/32
• 分類號: G06F1/32
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種節能電路，設置于一電腦內，包括電壓控制端、第一晶體管、第二晶體管、場效應管及電壓輸出端，該第一晶體管的基極通過一電阻連接至該電壓控制端，該第一晶體管的發射極接地，集電極通過一電阻連接至一第一電源，該第二晶體管的基極連接至該第一晶體管的集電極，該第二晶體管的發射極接地，集電極則通過一電阻連接至該第一電源，該場效應管的柵極連接至該第二晶體管的集電極，該場效應管的漏極連接至一第二電源，該場效應管的源極連接至該電壓輸出端。

2.如權利要求1所述的節能電路，其特征在于：該電壓輸出端與所述電腦主板上的芯片組電性連接，當所述電腦進入一深度睡眠（S5+）狀態時，該電壓控制端輸出一第一控制信號，所述第一晶體管截止而所述第二晶體管導通，該場效應管截止，進而使得該電壓輸出端輸出一低電平，以關閉該芯片組的電源。

3.如權利要求2所述的節能電路，其特征在于：當所述電腦退出該S5+狀態時，該電壓控制端輸出一第二控制信號，該第二控制信號使得所述第一晶體管導通而所述第二晶體管截止，該場效應管導通，進而使得所述電壓輸出端輸出一高電平，以為該芯片組提供電能。

4.如權利要求3所述的節能電路，其特征在于：所述電壓控制端連接至所述電腦內的控制芯片，用以在所述控制芯片的控制下輸出所述第一控制信號及所述第二控制信號。

5.如權利要求1所述的節能電路，其特征在于：所述節能電路還包括一延時電路，該延時電路連接至所述第二晶體管的集電極與場效應管的柵極之間，用以避免場效應管導通過快，使得所述電壓輸出端輸出較大的瞬間電流，進而避免所述第二電源產生較大的壓降而使得與所述第二電源電性連接的其他設備無法正常工作。

6.如權利要求5所述的節能電路，其特征在于：所述延時電路包括延時電阻及電容，所述延時電阻的一端連接至該第二晶體管的集電極，另一端則通過該電容接地。

7.如權利要求1所述的節能電路，其特征在于：該第一晶體管為一NPN型的三極管。

8.如權利要求1所述的節能電路，其特征在于：該第二晶體管為一NPN型的三極管。