[發明專利]薄膜晶體管陣列基板制造方法

無效

• 申請號: 201210196506.5
• 申請日: 2012-06-15
• 公開（公告）號: CN102779784A
• 公開（公告）日: 2012-11-14
• 發明（設計）人: 李喜峰;陳龍龍;張建華
• 申請（專利權）人: 上海大學
• 主分類號: H01L21/77
• 分類號: H01L21/77
• 代理公司: 上海上大專利事務所(普通合伙) 31205
• 代理人: 何文欣

1.一種薄膜晶體管陣列基板制造方法，其特征在于，采用四層掩膜對準工藝進行制造，具體制造工藝步驟如下：1)?在清洗潔凈的玻璃基板(11)之上濺射柵極金屬層(12)，之后利用mask1曝光工藝，刻蝕得到柵極電極圖形(12a)；2)?生長絕緣層(13)；3)?濺射源漏電極層(14)，利用mask2曝光工藝，濕法刻蝕后制得源電極圖形(14a)、漏電極圖形(14b)，同時，制得了像素電極圖形(15)；4)?濺射氧化物有源層(16)，利用mask3曝光工藝，采用濕法刻蝕制得有源層結構圖形(16a)；5)?CVD沉積鈍化保護層(17)，利用mask4曝光工藝，用干法刻蝕方法刻蝕出鈍化層結構圖形(17a)。

2.一種薄膜晶體管陣列基板制造方法，其特征在于，采用四層掩膜對準工藝進行制造，具體制造工藝步驟如下：1)?在清洗潔凈的玻璃基板(21)之上濺射柵極金屬層(22)，之后利用mask1曝光工藝，刻蝕之后得到柵極電極圖形(22a)；2)?生長絕緣層(23)；3)?濺射氧化物有源層(24)，再用CVD沉積刻蝕阻擋層(25)，利用mask3曝光工藝，首先用干法刻蝕刻蝕刻蝕阻擋層(25)，再采用濕法刻蝕氧化物有源層制得有源層結構圖形(24a)；4)?濺射源漏電極層(26)，利用mask2曝光工藝，濕法刻蝕后制得源電極圖形(26a)、漏電極圖形(26b)，同時，制得了像素電極圖形(27)；5)?CVD沉積鈍化保護層(28)，利用mask4曝光工藝之后，用干法刻蝕方法刻蝕鈍化層結構圖形(28a)。