[發(fā)明專利]HVMOS器件及其形成方法

有效

• 申請?zhí)枺?/td>: 201210193774.1
• 申請日: 2012-06-12
• 公開（公告）號: CN103208521A
• 公開（公告）日: 2013-07-17
• 發(fā)明（設(shè)計）人: 鐘淑維;游國豐
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336;H01L21/28
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;孫征

技術(shù)領(lǐng)域

本發(fā)明一般地涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地來說，涉及高壓金屬氧化物半導(dǎo)體器件及其形成方法。

背景技術(shù)

高壓金屬氧化物半導(dǎo)體（High-Voltage?Metal-Oxide-Semiconductor,HVMOS）器件廣泛應(yīng)用于許多電子器件中，例如，輸入/輸出（I/O）電路、中央處理器（Central?Computing?Unit,CPU）電源、電源管理系統(tǒng)、AC/DC轉(zhuǎn)換器等等。HVMOS器件通常包括漏極區(qū)和圍繞漏極區(qū)的橫向擴(kuò)散漏極區(qū)。橫向擴(kuò)散漏極區(qū)通常是阱區(qū)，該阱區(qū)的摻雜濃度低于漏極區(qū)的摻雜濃度。因此，HVMOS器件的擊穿電壓較高。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種器件，包括：半導(dǎo)體襯底；第一高壓金屬氧化物半導(dǎo)體器件（HVMOS）和第二高壓金屬氧化物半導(dǎo)體器件，每一個都包括：柵電極，位于所述半導(dǎo)體襯底上方，其中，所述第一HVMOS器件的所述柵電極和所述第二HVMOS器件的所述柵電極分別具有第一柵極長度和第二柵極長度，且所述第二柵極長度大于所述第一柵極長度；第一阱區(qū)和第二阱區(qū)，分別為p型和n型，其中，所述第一阱區(qū)和所述第二阱區(qū)中的每一個都與所述柵電極的部分重疊；以及本征區(qū)，位于所述第一阱區(qū)和所述第二阱區(qū)之間并且與所述第一阱區(qū)和所述第二阱區(qū)接觸，其中所述第一阱區(qū)和所述第二阱區(qū)的雜質(zhì)濃度高于所述本征區(qū)的雜質(zhì)濃度，其中，所述第一HVMOS器件的所述本征區(qū)和所述第二HVMOS器件的所述本征區(qū)分別具有第一本征區(qū)長度和第二本征區(qū)長度，并且其中，所述第二本征區(qū)長度大于所述第一本征區(qū)長度。

在該器件中，所述第一HVMOS器件和所述第二HVMOS器件是n型HVMOS器件。

在該器件中，所述第一HVMOS器件和所述第二HVMOS器件是p型HVMOS器件。

在該器件中，所述第二柵極長度和所述第一柵極長度之間的差基本上等于所述第二本征區(qū)長度和所述第一本征區(qū)長度之間的差。

在該器件中，所述第一HVMOS器件的所述柵電極和所述第一阱區(qū)具有第一重疊長度，以及所述第二HVMOS器件的所述柵電極和所述第一阱區(qū)具有第二重疊長度，所述第二重疊長度基本上等于所述第一重疊長度，并且其中，所述第一HVMOS器件的所述第一阱區(qū)與所述第一HVMOS器件的漏極區(qū)接觸，以及所述第二HVMOS器件的所述第一阱區(qū)與所述第二HVMOS器件的漏極區(qū)接觸。

在該器件中，所述第一HVMOS器件的所述柵電極和所述第一阱區(qū)具有第一重疊長度，以及所述第二HVMOS器件的所述柵電極和所述第一阱區(qū)具有第二重疊長度，所述第二重疊長度基本上等于所述第一重疊長度，并且其中，所述第一HVMOS器件的所述第一阱區(qū)與所述第一HVMOS器件的源極區(qū)接觸，以及所述第二HVMOS器件的所述第一阱區(qū)與所述第二HVMOS器件的源極區(qū)接觸。

在該器件中，所述第一HVMOS器件的所述柵電極和所述第二HVMOS器件的所述柵電極是金屬柵電極。

該器件進(jìn)一步包括第三HVMOS器件，設(shè)置在所述半導(dǎo)體襯底的表面處，其中，所述第三HVMOS器件的柵電極長于所述第二HVMOS器件的所述柵電極，并且其中，所述第三HVMOS器件的第三本征區(qū)長于所述第二HVMOS器件的所述本征區(qū)。

根據(jù)本發(fā)明的另一方面，提供了一種器件，包括：半導(dǎo)體襯底；第一高壓金屬氧化物半導(dǎo)體（HVMOS）器件，包括：第一柵電極，位于所述半導(dǎo)體襯底上方，并且具有第一柵極長度；第一導(dǎo)電類型的第一源極區(qū)和第一漏極區(qū)，位于所述第一柵電極的兩側(cè)；第二導(dǎo)電類型的第一阱區(qū)，所述第二導(dǎo)電類型與所述第一導(dǎo)電類型相反，其中，所述第一阱區(qū)從所述第一源極區(qū)延伸到所述第一柵電極下方；第一導(dǎo)電類型的第二阱區(qū)，其中，所述第二阱區(qū)從所述第一漏極區(qū)延伸到所述第一柵電極下方；以及第一本征區(qū)，位于所述第一阱區(qū)和所述第二阱區(qū)之間并且與所述第一阱區(qū)和所述第二阱區(qū)接觸，其中，所述第一本征區(qū)具有第一本征區(qū)長度；以及第二HVMOS器件，包括：第二柵電極，位于所述半導(dǎo)體襯底上方，并且具有第二柵極長度，所述第二柵極長度大于所述第一柵極長度；所述第一導(dǎo)電類型的第二源極區(qū)和第二漏極區(qū)，位于所述第二柵電極的兩側(cè)；所述第二導(dǎo)電類型的第三阱區(qū)，其中，所述第三阱區(qū)從所述第二源極區(qū)延伸到所述第二柵電極下方；所述第一導(dǎo)電類型的第四阱區(qū)，其中，所述第四阱區(qū)從所述第二漏極區(qū)延伸到所述第二柵電極下方；以及第二本征區(qū)，位于所述第三阱區(qū)和所述第四阱區(qū)之間，其中，所述第二本征區(qū)具有第二本征區(qū)長度，所述第二本征區(qū)長度大于所述第一本征區(qū)長度。