[發明專利]一種應力記憶技術方法

在審

• 申請號: 201210190197.0
• 申請日: 2012-06-11
• 公開（公告）號: CN103489777A
• 公開（公告）日: 2014-01-01
• 發明（設計）人: 鄧浩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

技術領域

本發明是涉及一種半導體制造技術領域，更確切的說，本發明涉及一種應力記憶技術方法。

背景技術

隨著半導體器件工藝的發展以及按比例尺寸縮小，應力工程在半導體工藝和器件性能方面起到越來越大的作用。應力記憶效應是一種半導體制造工藝中引入應力的方法，例如將應力施加于場效應晶體管可以改進他們的性能，當在溝道（Channel）方向上施加應力時，張應力可以提高電子遷移率，壓應力可以提高空穴遷移率。在傳統的多晶柵制造中，甚至是金屬柵制造中其都是不可或缺的技術手段。

由于在重結晶過程中生長的晶粒和其雜質效應要大于硅原子是多晶柵發生形變的原因，而提高多晶柵的形變是實現在應力記憶技術中N型半導體的性能改善的原因。

因此，應力記憶技術效果的改善能夠通過提高多晶柵的摻雜以提高多晶硅的形變來實現，但是如果約束材料的強度不夠而不能限制多晶硅形變，如圖2所示，特別是在多晶的頂部，那么所引起的應力將會被釋放。

發明內容

鑒于以上問題，本發明提供一種應力記憶技術方法，包括提供一襯底；在所述襯底上沉積形成具有鍺含量呈梯度分布的多晶硅柵極；在所述襯底中形成源漏極；形成覆蓋所述襯底和所述柵極的應力記憶層；執行熱退火等步驟。

優選地，沉積形成具有鍺含量呈梯度分布的多晶硅柵極的步驟中使用的氣體包含GeH4；在沉積過程中通入GeH4氣體的量逐漸減少；呈梯度分布的鍺的含量靠近溝道較高；所述應力記憶層為氮化硅層、二氧化硅、摻雜的氮化硅或摻雜的氧化硅，也可以是其他合適材料；所述熱退火的方法為快速熱退火或激光退火；在所述熱退火之后，還包括去除所述應力記憶層的步驟。

本方法可以克服對約束材料強度的依賴，即在引入應力的時候不必過多當心其是否是約束材料能夠承受的，并降低由于約束材料的原因而導致的應力釋放的風險，而得到理想的應力記憶效果。

附圖說明

圖1是應力記憶技術的原理示意圖；

圖2是應力釋放的原理示意圖；

圖3是本發明的具有鍺含量呈梯度分布的多晶硅柵極；

圖4是本發明的多晶硅形變情形的示意圖。

具體實施方式

在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。

為了徹底理解本發明，將在下列的描述中提出詳細的步驟，以便闡釋本發明提出的應力記憶技術方法。顯然，本發明的施行并不限定于半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。

應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。接下來，將結合附圖更加完整地描述本發明。

首先，如圖1所示，提供一襯底101。所述襯底可以為以下所提到的材料中的至少一種：硅、絕緣體上硅（SOI）、絕緣體上層疊硅（SSOI）、絕緣體上層疊鍺化硅（S-SiGeOI）以及絕緣體上鍺化硅（SiGeOI）等。在所述襯底中可以形成有摻雜區域和/或隔離結構，所述隔離結構為淺溝槽隔離（STI）結構或者局部氧化硅（LOCOS）隔離結構。所述襯底中還可以形成有CMOS器件，CMOS器件例如是晶體管（例如，NMOS和/或PMOS）等。為了簡化，此處僅以一空白來表示所述襯底。此外，所述襯底的上表面還包含絕緣層（未示出），絕緣層可以包含氧化硅、藍寶石和/或其它適合的絕緣材料。