[發明專利]互連結構及其形成方法

有效

• 申請號: 201210184900.7
• 申請日: 2012-06-06
• 公開（公告）號: CN103474416B
• 公開（公告）日: 2017-12-01
• 發明（設計）人: 周鳴
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種互連結構及其形成方法。

背景技術

現有半導體工藝中，通常采用鋁作為互連結構的材料；但是，由于銅具有更高的電導率和更好的抗電遷移特性，因此銅逐步取代鋁而被廣泛地應用在超大規模集成電路的互連線中。然而，在銅作為互連線的過程中，發現銅易在介質層內快速擴散，可能會導致很高的泄漏電流和介質層擊穿，為此，需要在銅互連線與介質層之間設置防止銅擴散的阻擋層。

隨著超大規模集成電路的發展，特別是高性能邏輯器件尺寸的不斷減小，阻擋層也無法完全阻止銅從互連線頂部擴散至介質層中，使得介質層同樣易被擊穿。

上述擊穿可分為兩種類型。一種是本征擊穿，即電壓一加到銅互連結構中，電場強度就達到或超過銅互連結構的介質層擊穿臨界場強，介質層中的電流瞬間變得很大，介質層馬上被擊穿。另一種是與可靠性相關的時間相關介質擊穿（Time Dependent Dielectric Breakdown，TDDB），即施加在介質層上的電場低于其本征擊穿場強，并未引起本征擊穿，但經歷一定時間后介質層仍發生了擊穿。

造成與時間相關介質擊穿的原因是由于芯片的集成度提高，互連線變得很細，在通電狀態下，其中的電流密度很大，在較高的電流密度作用下，互連線金屬層中的金屬離子會沿著電子運動反方向進行遷移，這種現象稱之為電遷移，電遷移會使得金屬層因金屬離子的遷移在局部區域由質量堆積(Pileup)而出現小丘(Hillocks)，或由質量虧損出現空洞(Voids)而造成的器件或互連性能退化甚至失效。

因此，抑制銅互連線金屬層中銅離子的流失可以改善與時間相關介質擊穿。由于銅互連線在形成過程中會接觸到氧化性刻蝕氣體，并難免會暴露在空氣中，所以銅表面的銅原子極易被氧化形成CuO，目前也有相關報道采用N₂或H₂等離子還原銅離子Cu，詳見Tsung-Kuei Kang等人于2004年發表在Journal of The Electrochemical Society上題目為Avoiding Cu Hillocks during the Plasma Process的文章。但是，采用N₂或H₂等離子還原的原理是基于：等離子體在高壓下電離成離子原子等，與銅互連線表面發生還原反應，將CuO還原成Cu，但是金屬原子仍處于不穩定狀態，對抑制銅離子的流失、以及改善與時間相關介質擊穿效果不明顯。

一種互連結構或者互連結構的形成方法，以抑制銅互連線中銅離子的流失，改善互連結構的電學性能成為目前亟待解決的問題之一。

發明內容

本發明解決的問題是提供一種互連結構及其形成方法，防止互連結構中金屬原子發生電遷移，提高包含所述互連結構的半導體器件的電學性能。

為解決上述問題，本發明提供了一種互連結構，包括：半導體襯底；位于所述半導體襯底上的介質層；位于所述半導體襯底上的第一金屬層，所述第一金屬層位于介質層內且第一金屬層的上表面低于所述介質層的上表面，即第一金屬層上方具有凹槽；位于凹槽內的第二金屬層，所述第二金屬層防止第一金屬層擴散。

可選的，所述第二金屬層位于凹槽的側壁以及底部上。

可選的，所述第二金屬層填滿凹槽。

可選的，所述第二金屬層的材質為鈷。

可選的，所述第二金屬層的厚度為10~100埃。

可選的，所述互連結構還包括阻擋層，所述阻擋層位于介質層和第二金屬層的上表面。

可選的，所述阻擋層的材質為碳氮化硅。

相應的，本發明還提供了一種互連結構的形成方法，包括：提供半導體襯底；在所述半導體襯底上形成介質層；刻蝕介質層至露出半導體襯底，形成溝槽；于溝槽內填充滿第一金屬層；刻蝕第一金屬層，使所述第一金屬層的上表面低于介質層的上表面，于第一金屬層上方形成凹槽；于凹槽內形成第二金屬層，所述第二金屬層防止第一金屬層擴散。

可選的，于凹槽的側壁以及底部上形成所述第二金屬層。

可選的，于凹槽內填充滿所述第二金屬層。

可選的，所述第二金屬層的材質為鈷，所述第二金屬層的厚度為10~100埃。

可選的，形成第二金屬層的方法為物理氣相沉積工藝。

可選的，刻蝕第一金屬層的方法為濕法刻蝕法，采用的溶液為硫酸和雙氧水的混合溶液。

可選的，所述硫酸和雙氧水的混合溶液的溫度為25~90℃，硫酸和雙氧水的體積比為100：1~1000:1，濕法刻蝕法的刻蝕時間為10~180s。