[發明專利]半導體器件

無效

• 申請號: 201210181081.0
• 申請日: 2012-05-30
• 公開（公告）號: CN102811048A
• 公開（公告）日: 2012-12-05
• 發明（設計）人: 榊原清彥
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H03K19/08
• 分類號: H03K19/08
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;董典紅

相關申請的交叉引用

包括說明書、附圖和摘要的、于2011年5月31日提交的日本專利申請No.2011-122140的公開內容通過引用而合并于本文中。

技術領域

本發明涉及半導體器件。

背景技術

在許多情況下，在模擬電路中將某些恒定輸入電壓的高值或低值與其他電壓進行比較。在執行這種比較判斷時通常使用差分對(即，參見RAZAVI?Behzad，“Design?of?Analog?CMOS?Integrated?Circuits”，Chapter?4，Oct.2003)。

當電壓輸入到差分對中進行比較時，構成差分對的MOS晶體管中的失配造成輸入偏移電壓。

這種輸入偏移電壓的特性取決于構成差分對的MOS晶體管的工作區域是強反型區還是弱反型區。強反型區是使得MOS晶體管以高消耗電流高速工作的區域，而弱反型區是使得MOS晶體管以低消耗電流低速工作的區域。

發明內容

另外，存在以下需要：希望通過改變利用高消耗電流的高速工作和利用低消耗電流的低速工作的方式來使用模擬電路。為了滿足這一需要，傳統上，通過在單一微計算機中安裝用于利用高消耗電流高速工作的差分對和利用低消耗電流低速工作的差分對，或者通過在其中安裝能夠在弱反型區和強反型區這兩個區域中工作的較大晶體管，來使電路能夠支持該需求。結果，電路需要用于差分對的較大布局面積。

因此，本發明的一個目的在于提供一種半導體器件，其被配置成能夠使其差分對工作在利用高消耗電流的高速狀態和利用低消耗電流的低速狀態的兩個狀態中，而無需擴大布局面積。

根據本發明的一個方面，一種半導體器件，包括：差分對晶體管；以及拖尾電流源，用于供給可切換的拖尾電流，使得在所述差分對晶體管中流動的電流量可以在至少兩個水平之間改變；所述差分對晶體管中的每個都具有σ(ΔI/gm)值隨著所述差分對晶體管中流動的電流的減少而單調減少的特性，其中，σ表示標準偏差，ΔI表示所述差分對晶體管中電流量的差值，且gm表示所述差分對晶體管的跨導。

根據本發明的這一方面，可以使半導體器件在無需擴大布局面積的情況下工作在兩個狀態中：一個是以高消耗電流高速工作的狀態，一個是以低消耗電流低速工作的狀態。

附圖說明

圖1是示出差分對晶體管的示例的示意圖；

圖2A和圖2B中的每個是圖示出電流關于柵極電壓的變化的示意圖，其中圖2A示出其溝道邊緣比溝道中心部分具有更低勢壘的晶體管的情形，其中電流Ie在溝道邊緣流動而電流Ic在溝道中心部分流動，圖2B示出Ie和Ic的組合，圖2C示出其溝道邊緣比溝道中心部分具有更高勢壘的晶體管的情形，其中沒有出現駝峰特性；

圖3A和圖3B中的每個是圖示具有駝峰特性的晶體管的σ(ΔI/gm)的變化的示意圖，其中圖3A是溫度在25℃時的變化，而圖3B是當溫度在-40℃時的變化；

圖4A和圖4B中的每個是圖示不具有駝峰特性的晶體管的σ(ΔI/gm)的變化的示意圖，其中圖4A是溫度在25℃時的變化，而圖4B是溫度在-40℃時的變化；

圖5是示出本發明實施例的半導體器件的配置的示意圖；

圖6是示出第一實施例的差分電路的配置的示意圖；

圖7是示出第一實施例的第一改型的差分電路的配置的示意圖；

圖8是示出第二實施例的差分電路的配置的示意圖；

圖9A、圖9B、圖9C和圖9D是用于解釋NMOS晶體管NR1和NR2的布局結構的示意圖，其中，圖9A是NMOS晶體管NR1和NR2的平面圖，圖9B是示出在圖9A中去除柵極的情況的示意圖，圖9C是圖9A中的a-b截面圖，圖9D是圖9A中的c-d截面圖；

圖10是NMOS晶體管NR1和NR2的布局平面圖；以及

圖11A和圖11B中的每個是示出路徑中的電勢的示意圖，其中圖11A是通過圖10的布局平面圖中的線A-A’示出且從源極S向漏極D延伸的路徑，圖11B是通過圖10的布局平面圖中的線B-B’示出且從源極向漏極延伸的路徑。

具體實施方式

首先，將解釋構成圖1所示的差分對的晶體管的失配特性。

首先，將示出下面引用的文獻。