[發明專利]一種多處理器設備及其程序運行方法

無效

• 申請號: 201210175587.0
• 申請日: 2012-05-31
• 公開（公告）號: CN102722467A
• 公開（公告）日: 2012-10-10
• 發明（設計）人: 鄧恩華;李志雄
• 申請（專利權）人: 深圳市江波龍電子有限公司
• 主分類號: G06F15/16
• 分類號: G06F15/16;G06F9/48
• 代理公司: 深圳中一專利商標事務所 44237
• 代理人: 張全文

技術領域

本發明屬于數據處理領域，尤其涉及一種多處理器設備及其程序運行方法。

背景技術

隨著科學技術的不斷發展及終端設備功能需求的日益復雜化，為滿足終端設備功能多樣化的需求，常常需要在終端設備中配置多個處理器進行協同工作，于是，多處理器設備應運而生。

對于現有的多處理器設備而言，其內部所包括的每個處理器均配備有一個代碼存儲器以存儲該處理器在運行時所需要訪問程序代碼和數據。由于代碼存儲器的成本較高，且每個代碼存儲器均占用一定的硬件空間，所以為每個處理器配備獨立的代碼存儲器便會導致多處理器設備的成本增加，體積增大，不利于多處理器設備往小型便攜式設備的方向發展。因此，現有的多處理器設備存在體積大且成本高的問題。

發明內容

本發明的目的在于提供一種多處理器設備，旨在解決現有的多處理器設備所存在的體積大且成本高的問題。

本發明是這樣實現的，一種多處理器設備，包括主處理器和多個從處理器，所述主處理器與所述多個從處理器連接，所述多處理器設備還包括與所述多個從處理器相連接，用于存儲所述多個從處理器運行時所共用的程序代碼的代碼存儲器；以及

分別與所述多個從處理器一一對應連接的多個緩沖存儲器；所述多個緩沖存儲器中的每個緩沖存儲器用于通過與其對應連接的從處理器從所述代碼存儲器中調用并存儲所述從處理器于下一時刻所需要訪問的程序代碼。

本發明的另一目的還在于提供一種基于所述多處理器設備的程序運行方法，所述程序運行方法包括以下步驟：

將多個從處理器共用的程序代碼加載至代碼存儲器；

多個緩沖存儲器從所述代碼存儲器中調用并存儲所述多個從處理器于下一時刻所需要訪問的程序代碼；

所述多個從處理器中的每個從處理器從與其對應連接的緩沖存儲器中讀取所述下一時刻所需要訪問的程序代碼并運行。

在本發明中，通過采用包括所述代碼存儲器和所述多個緩沖存儲器的多處理器設備，只通過一個所述代碼存儲器存儲所述多個從處理器所共用的程序代碼，并由小容量的所述多個緩沖存儲器存儲所述多個從處理器下一時刻所需要訪問的程序代碼，使所述多個從處理器運行時能夠快速從所述多個緩沖存儲器中讀取所需要的程序代碼以實現正常工作，進而在提高所述多處理器設備的運行速度的同時，使所述多處理器設備的體積減小且成本降低，從而解決了現有的多處理器設備所存在的體積大且成本高的問題。

附圖說明

圖1是本發明實施例所提供的多處理器設備的結構圖；

圖2是本發明實施例所提供的基于多處理器設備的程序運行方法的實現流程圖。

具體實施方式

為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。

在本發明實施例中，通過采用包括代碼存儲器和多個緩沖存儲器的多處理器設備，只通過一個代碼存儲器存儲多個從處理器所共用的程序代碼，并由小容量的多個緩沖存儲器存儲多個從處理器下一時刻所需要訪問的程序代碼，使多個從處理器運行時能夠快速從所述多個緩沖存儲器中讀取所需要的程序代碼以實現正常工作，進而在提高多處理器設備的運行速度的同時，使多處理器設備的體積減小且成本降低。

圖1示出了本發明實施例所提供的多處理器設備的結構，為了便于說明，僅示出了與本發明相關的部分，詳述如下：

多處理器設備包括主處理器100和多個從處理器（包括從處理器1至從處理器n），主處理器100與所述多個從處理器連接，多處理器設備還包括與所述多個從處理器相連接，用于存儲所述多個從處理器運行時所共用的程序代碼的代碼存儲器200；以及

分別與所述多個從處理器一一對應連接的多個緩沖存儲器（包括緩沖存儲器1’至緩沖存儲器n’）；所述多個緩沖存儲器中的每個緩沖存儲器用于通過與其對應連接的從處理器從代碼存儲器200中調用并存儲該從處理器于下一時刻所需要訪問的程序代碼。