[發明專利]狀態保留電路中狀態完整性的檢驗

有效

• 申請號: 201210175505.2
• 申請日: 2012-05-28
• 公開（公告）號: CN102798815A
• 公開（公告）日: 2012-11-28
• 發明（設計）人: 大衛·沃爾特·弗萊恩;薩辛·薩蒂什·伊德岡吉
• 申請（專利權）人: ARM有限公司
• 主分類號: G01R31/3181
• 分類號: G01R31/3181;G01R31/3185
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 李曉冬

技術領域

本發明涉及數據處理系統領域。更具體地，本發明涉及具有多個狀態保留電路的數據處理系統，狀態保留電路被配置來在數據處理系統進入低功率模式時保持各自狀態值，并且其中掃描路徑將狀態保留電路連接起來以使得這些狀態值可被掃描進和掃描出。

背景技術

提供包含如下這樣的多個狀態保留電路的數據處理系統是已知的，上述多個狀態保留電路被配置為當數據處理系統進入低功率模式時保持數據處理系統的各節點處的各狀態值。這使得數據處理系統能夠在稍后退出低功率模式并從其進入低功率模式時的配置繼續其數據處理操作。例如，這些狀態保留電路可通過所謂的“氣球鎖存器”來提供，“氣球鎖存器”可被提供有它們自己的電源電壓并被配置為具有在低功率模式期間降低數據處理系統的能耗(例如，低電流泄漏)所希望的特性。

還已知了這樣的狀態保留電路可被串聯連接起來以使得掃描路徑被形成。這樣的掃描路徑(或“掃描鏈”)使能移位寄存器操作，在其中，測試圖案狀態可被載入狀態保留電路并從其被卸載出，以允許自動測試圖案生成(ATPG)產生測試向量被用來測試連接到狀態保留電路的數據處理裝置的邏輯電路。

隨著用于形成集成電路的工藝幾何結構變得越來越小，這些電路(并且在本上下文中具體是狀態保留電路)變得越來越易受軟錯誤的侵害，軟錯誤可能具有多種原因，例如電離輻射、熱變化、設備老化等。當然，這些錯誤發生在狀態保留電路中，則由這些狀態保留電路所保持的各狀態值是不可信賴的，意味著不能保證數據處理電路在退出低功率模式時如所期望的那樣繼續其數據處理操作。提供針對這樣的軟錯誤的抵抗力的一種方法是確保在供應給狀態保留電路的電壓中提供超過它們的最小操作電壓的安全裕量，以便提高它們對這樣的軟錯誤的抵抗力。然而，倘若希望將數據處理系統的能耗推動地愈發低，在該安全裕量中消耗的額外電力是不希望的。支持狀態保留電路的集成的另一方法曾是設置與每個狀態保留電路相關聯地提供的電壓敏感“金絲雀電路”(canary?circuit)，在其中，有意偏斜的影子狀態保留結構被配置為在實際狀態保留電路之前失效。然而，這樣的金絲雀電路所占用的額外電路面積以及電力是不希望的。

因此，希望提供用于支持這樣的狀態保留電路的狀態集成的改進技術。

作為背景信息，下面的文檔討論現有技術的相關方面：

1)“Designing?for?State?Retention”，D.Flynn?and?A.Gibbons，December12，2008，可從http://www.soccentral.com/results.asp？EntryID＝27642獲得；

2)“Dynamic?State-Retention?Flip-Flop?for?Fine-Grained?Power?Gating?With?Small?Design?and?Power?Overhead”，Stephan?Henzler?et?al.，IEEE?JOURNAL?OF?SOLID-STATE?CIRCUITS，VOL.41，NO.7，JULY?2006；

3)“Shaken?or?Stirred?by?Low?Power?Design?Challenges？”，presented?at?ARM?DevCon?2007，可從http://www.synopsys.com/Solutions/EndSolutions/EclypseSolutions/CapsuleMo?dule/arm-snps_devcon_panel07.pdf獲得；

4)“Case?Study?of?a?Low?Power?MTCMOS?based?ARM926SoC”，Sachin?Idgunji，Design，Analysis?and?Test?Challenges，Lecture?2.3，International?Test?Conference?2007；

5)“Low?Power?Design”，Richard?Goering，SCD?source，September?2008，Issue?1，可從http://www.leepr.com/PDF/SCDsource_STR_LowPower.pdf獲得；