[發(fā)明專利]一種PUF電路單元

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201210174319.7
• 申請(qǐng)日: 2012-05-28
• 公開(kāi)（公告）號(hào): CN102710251A
• 公開(kāi)（公告）日: 2012-10-03
• 發(fā)明（設(shè)計(jì)）人: 汪鵬君;張躍軍;張學(xué)龍
• 申請(qǐng)（專利權(quán)）人: 寧波大學(xué)
• 主分類號(hào): H03K19/094
• 分類號(hào): H03K19/094
• 代理公司: 寧波奧圣專利代理事務(wù)所(普通合伙) 33226
• 代理人: 程曉明

技術(shù)領(lǐng)域

本發(fā)明涉及芯片PUF防偽技術(shù)領(lǐng)域，尤其是涉及一種PUF電路單元。

背景技術(shù)

2001年3月Pappu在《Physical?One-Way?Functions》中提出的物理不可克隆函數(shù)（Physical?Unclonable?Functions，簡(jiǎn)稱PUF）具有唯一性和不可克隆性，可以被廣泛用來(lái)作為身份認(rèn)證和防偽手段。集成芯片上采用PUF技術(shù)最早由麻省理工大學(xué)的Gassend等研究人員提出。PUF技術(shù)是一種芯片領(lǐng)域的“生物特征”識(shí)別技術(shù)，也可以稱之為“芯片DNA”技術(shù)，其通過(guò)PUF電路提取芯片制造過(guò)程中不可避免產(chǎn)生的工藝偏差（包括氧化層厚度，W/L和隨機(jī)離子參雜等因素），生成無(wú)限多個(gè)、特有的密鑰，這些密鑰不可預(yù)測(cè)和安排，永久存在，即使是芯片的制造商也無(wú)法仿制。PUF電路從芯片上動(dòng)態(tài)提取這個(gè)芯片所特有的無(wú)限多的密鑰，這些密鑰可以廣泛的應(yīng)用于芯片的安全和防偽。PUF技術(shù)可以提高芯片和芯片系統(tǒng)的安全和可靠等級(jí)，在芯片安全防偽領(lǐng)域取得了廣泛的應(yīng)用。

目前，芯片的PUF防偽技術(shù)中主要采用傳統(tǒng)的單端口PUF電路。傳統(tǒng)的單端口PUF電路中的PUF電路單元主要采用Holcomb等提出的利用SRAM上電初始值實(shí)現(xiàn)PUF的電路結(jié)構(gòu)。如圖1所示，該P(yáng)UF電路單元由交叉耦合反相器V1、第一NMOS傳輸管T1和第二NMOS傳輸管T2構(gòu)成。交叉耦合反相器由兩個(gè)NMOS管和兩個(gè)PMOS管組成，第一NMOS傳輸管T1和第二NMOS傳輸管T2與交叉耦合反相器的連接點(diǎn)Q和????????????????????????????????????????????????為兩個(gè)狀態(tài)節(jié)點(diǎn)。當(dāng)PUF電路單元沒(méi)有接電源的時(shí)候，兩個(gè)狀態(tài)節(jié)點(diǎn)都為00；當(dāng)PUF電路單元接通電源后，由于交叉耦合反相器存在不同的驅(qū)動(dòng)能力，00不穩(wěn)定的狀態(tài)將過(guò)渡到穩(wěn)定的狀態(tài)10或01，11狀態(tài)為不穩(wěn)定狀態(tài)且不可到達(dá)。交叉耦合反相器的狀態(tài)由組成其的晶體管閾值電壓匹配情況決定，PUF電路單元產(chǎn)生的邏輯電平輸出對(duì)應(yīng)交叉耦合反相器隨機(jī)閾值Vt的工藝偏差。該P(yáng)UF電路單元主要利用指紋識(shí)別的方法來(lái)提取SRAM上電產(chǎn)生的物理指紋，從而有效地提取制造時(shí)的物理器件隨機(jī)的閾值電壓失配，并消除隨機(jī)噪聲的干擾，但是在第一NMOS傳輸管T1和第二NMOS傳輸管T2都打開(kāi)的情況下，Q和兩個(gè)狀態(tài)節(jié)點(diǎn)直接與外部電路導(dǎo)通，其邏輯狀態(tài)容易受到外部信號(hào)和噪聲的干擾，以致PUF電路單元噪聲容限較小，穩(wěn)定性較差。由于單端口PUF電路只具有一個(gè)端口，每次訪問(wèn)只能輸出一個(gè)密鑰，當(dāng)需要輸出多個(gè)密鑰時(shí)，需要對(duì)其進(jìn)行頻繁訪問(wèn)，不但耗時(shí)而且會(huì)導(dǎo)致功耗增加。為此，多端口PUF電路的研究具有現(xiàn)實(shí)意義。但是當(dāng)將上述PUF電路單元應(yīng)用于多端口PUF電路時(shí)，隨著端口數(shù)的增加，該P(yáng)UF電路單元的噪聲容限會(huì)越來(lái)越小，以致多端口PUF電路的輸出結(jié)果很容易受到噪聲的干擾，可靠性和準(zhǔn)確性很低，芯片安全性能差。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種靜態(tài)噪聲容限高，穩(wěn)定性強(qiáng)的PUF電路單元。

本發(fā)明解決上述技術(shù)問(wèn)題所采用的技術(shù)方案為：一種PUF電路單元，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第一交叉耦合反相器、第二交叉耦合反相器、第一隔離反相器和第二隔離反相器，所述的第一NMOS管的柵極和所述的第二NMOS管的柵極連接，所述的第三NMOS管的柵極和所述的第四NMOS管的柵極連接，所述的第五NMOS管的柵極和所述的第六NMOS管的柵極連接，所述的第七NMOS管的柵極和所述的第八NMOS管的柵極連接，所述的第九NMOS管的柵極和所述的第十NMOS管的柵極連接，所述的第十一NMOS管的柵極和所述的第十二NMOS管的柵極連接，所述的第一NMOS管的源極、所述的第三NMOS管的源極、所述的第一交叉耦合反相器的輸入端、所述的第二交叉耦合反相器的輸出端和所述的第一隔離反相器的輸入端并接，所述的第二NMOS管的源極、所述的第四NMOS管的源極、所述的第一交叉耦合反相器的輸出端、所述的第二交叉耦合反相器的輸入端和所述的第二隔離反相器的輸入端并接，所述的第五NMOS管的源極、所述的第七NMOS管的源極、所述的第九NMOS管的源極、所述的第十一NMOS管的源極和所述的第一隔離反相器的輸出端并接，所述的第六NMOS管的源極、所述的第八NMOS管的源極、所述的第十NMOS管的源極、所述的第十二NMOS管的源極和所述的第二隔離反相器的輸出端并接。