[發明專利]提高載流子遷移率的NMOS器件的制作方法及器件結構無效
| 申請號: | 201210170372.X | 申請日: | 2012-05-28 |
| 公開(公告)號: | CN102664152A | 公開(公告)日: | 2012-09-12 |
| 發明(設計)人: | 劉格致;黃曉櫓 | 申請(專利權)人: | 上海華力微電子有限公司 |
| 主分類號: | H01L21/335 | 分類號: | H01L21/335;H01L29/772;H01L29/10 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 陸花 |
| 地址: | 201203 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 提高 載流子 遷移率 nmos 器件 制作方法 結構 | ||
技術領域
本發明涉及集成電路制造領域,特別是涉及一種改善載流子遷移率的NMOS器件的制作方法及器件結構。
背景技術
隨著半導體技術的發展,半導體相關制造工藝不斷創新以及集成電路芯片按照比例尺寸不斷縮小的發展趨勢,不可避免的使得晶體管和其他元件運轉的恒定材料和物理效應受到影響。進入40nm工藝之后,如何提高器件性能,在達到高開啟電流的同時抑制關斷漏電成為了器件設計的一個核心問題。
研究實施證明應力工程在半導體工藝和器件的性能方面所起的作用越來越明顯,應力工程廣泛適應于改進晶體管載流子遷移率的半導體器件上,從而改善半導體器件性能。
場效應晶體管中保持性能的重要因素是載流子遷移率,不同種類的應力對器件中的載流子(即電子和空穴)遷移率有著不同的影響作用。載流子的遷移率所受到的應力層影響在當前的半導體器件的應力領域已經有所披露,即NMOS器件的溝道方向上施加拉應力,則會對NMOS器件中的電子遷移率有較大的提高,從而改善NMOS器件的性能。
現有技術中已經提出了大量的結構和材料應用于半導體材料中包含拉應力或壓應力,例如在中國專利CN102110611A中,提供一種直接在NMOS的源極區、漏極區上方的接觸孔中形成具有拉應力性質的材料,例如鎢,從而對NMOS的溝道區施加拉應力,而后選擇性的去除全部或部分柵極結構層,從而對NMOS器件溝道區施加拉應力的制作方法,但該制作工藝改變了原有器件形狀與性質,對器件性能造成干擾,并且制造工藝復雜,不能有效降低工藝成本,而且不利于器件尺寸的持續縮小。
發明內容
鑒于以上所述現有技術的缺點,本發明提供一種新的半導體器件的制作方法,不會對器件形狀造成破壞而且避免了制作工藝對器件性能的干擾,并且制造工藝要求低,也有利于器件尺寸的持續縮小,同時提高了載流子遷移率從而改善器件性能。
為實現上述目的及其他相關目的,提供一種提高載流子遷移率的NMOS器件的制作方法,包括以下步驟:提供包含NMOS有源區和周邊區域的襯底;在所述襯底的周邊區域形成多個淺溝槽隔離(STI)結構;刻蝕相鄰的淺溝槽隔離(STI)結構之間的襯底以形成拉應力凹槽;以及在所述拉應力凹槽內填充拉應力材料。
可選地,在所述襯底的周邊區域形成多個淺溝槽隔離結構的步驟包括:在所述襯底上形成氧化層;在所述氧化層上形成硬掩膜層;在所述硬掩膜層上形成圖形化的光刻膠;以所述圖形化的光刻膠為掩膜刻蝕所述硬掩膜層和氧化層形成圖形化的硬掩膜層和圖形化的氧化層;以所述圖形化的硬掩膜層為掩膜,刻蝕所述襯底形成隔離溝槽;在所述隔離溝槽中以及圖形化的硬掩膜層上形成填充材料;進行化學機械研磨工藝去除圖形化的硬掩膜層上的填充材料;以及進行刻蝕工藝去除隔離溝槽上方的填充材料,以形成淺溝槽隔離結構。
可選地,在所述拉應力凹槽內填充拉應力材料的步驟之后,還包括:去除剩余的圖形化的硬掩膜層與所述圖形化的氧化層。
可選地,在所述拉應力凹槽內填充拉應力材料的步驟之后,還包括:在所述NMOS有源區上形成柵極結構;在所述柵極結構側壁形成柵極側墻;以及進行離子注入工藝形成P型阱區。
可選地,濕法刻蝕相鄰的淺溝槽隔離結構之間的襯底以形成拉應力凹槽。
可選地,通過外延生長的方式在所述拉應力凹槽內填充拉應力材料。
可選地,所述拉應力材料為SiC。
可選地,所述硬掩膜層為氮化硅層。
本發明還包含一種采用上述方法制作的NMOS器件。
如上所述,本發明通過在襯底的周邊區域形成多個淺溝槽隔離(STI)結構,刻蝕相鄰的淺溝槽隔離結構之間的襯底以形成拉應力凹槽,并在所述拉應力凹槽內填充拉應力材料,進而通過淺溝槽隔離結構施加于NMOS器件溝道區這一拉應力,不會對器件形狀造成破壞而且避免了制作工藝對器件性能的干擾,并且制造工藝要求低,也有利于器件尺寸的持續縮小,同時提高了載流子遷移率從而改善器件性能。
附圖說明
圖1至圖9為本發明實施例所提供的NMOS器件制作方法的各步驟相應結構的剖面示意圖;
圖10為本發明實施例所提供的NMOS器件制造方法的流程圖
元件標號說明
襯底????????????10
氧化層??????????11
圖形化的氧化層??11a
硬掩膜層????????12
圖形化的硬掩膜層12a
圖形化的光刻膠??13
隔離溝槽????????14a
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司,未經上海華力微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210170372.X/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





