[發明專利]一種半導體結構及其形成方法

無效

• 申請號: 201210161250.4
• 申請日: 2012-05-22
• 公開（公告）號: CN102751231A
• 公開（公告）日: 2012-10-24
• 發明（設計）人: 王敬;郭磊;王巍
• 申請（專利權）人: 清華大學
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張大威

技術領域

本發明涉及半導體設計及制造技術領域，特別涉及一種半導體結構及其形成方法。

背景技術

在半導體器件中，根據器件類型不同對器件的特定區域引入相應的應力，可以提高器件的載流子遷移率，進而提升器件性能。在深亞微米和納米級器件中，合適的應力對器件性能的提升是至關重要的。傳統的應力引入方式包括：在源漏區摻入替位式雜質改變晶格常數，或者在形成器件結構之后另外生長帽層等。這些傳統的應力引入方式最主要的缺陷之一在于應力類型難以調節，工藝復雜。

溝槽隔離（或凹槽隔離）是半導體器件制作中常見的結構和工藝步驟，是指在有源區之間使用絕緣物將不同的有源區進行隔離。傳統的用于隔離溝槽的材料一般為半導體襯底材料的氧化物或氮化物，如二氧化硅、氮化硅等。形成如上材料的隔離的工藝多為通過物理方法在溝槽中填充絕緣物，其工藝較為復雜，并且填充的穩定性和均勻性難以保證。利用傳統的溝槽填充物和半導體襯底材料的熱膨脹系數差可以對溝道區域引入應力，這是現有技術中的又一種應力引入方式。但是通過該方式引入的應力往往較小，難以對溝道形成有效的拉伸或擠壓，從而難以達到顯著提高半導體器件性能的效果。

發明內容

本發明的目的旨在至少解決上述技術缺陷之一，特別是解決現有技術中溝槽應力引入困難、工藝復雜以及應力效果不理想的缺陷。

為達到上述目的，本發明一方面提供一種半導體結構，包括：半導體襯底；形成在所述半導體襯底中的有源區，所述有源區包括形成在所述半導體襯底中的溝道區，以及形成在所述溝道區兩側的源區和漏區；和形成在所述半導體襯底中、所述有源區兩側的第一隔離溝槽，所述第一隔離溝槽中形成有第一稀土氧化物層，所述第一稀土氧化物層對所述溝道區引入沿所述溝道區長度方向的應力。

在本發明實施例中，所述半導體襯底的材料包括單晶Si、單晶Ge、低Ge組分的SiGe或III-V族化合物半導體。

在本發明施例中，所述第一稀土氧化物層的厚度為10-500nm。在半導體器件的溝槽隔離工藝中，隔離溝槽的厚度可以根據器件的特征尺寸選取合適的數值，厚度太小可能導致有源區之間隔離不夠充分，而導致器件失效；厚度過大可能導致有源區內位錯過度，從而使隔離層對溝道區引入的應力被釋放，同時也將增加工藝上的難度，導致隔離區域挖槽、填充的困難，且對晶片面積造成浪費，增加成本。

在本發明施例中，所述有源區在沿所述溝道區寬度方向的兩側包括第二隔離溝槽。所述第二隔離溝槽內可以填充普通隔離材料，如氧化硅、氮化硅等隔離介質，優選地，所述第二隔離溝槽內形成有第二稀土氧化物層，以對所述溝道區引入沿所述溝道區寬度方向的應力，且所述第二稀土氧化物層對所述溝道區引入的應力與所述第一稀土氧化物層對所述溝道區引入的應力類型相反，從而增強對溝道區的應力引入效果。

在本發明施例中，所述第一稀土氧化物層和第二稀土氧化物層的材料包括(Gd_1-xEr_x)₂O₃、(Gd_1-xNd_x)₂O₃、(Er_1-xNd_x)₂O₃、(Er_1-xLa_x)₂O₃中的一種或多種的組合，其中x的取值范圍為0-1。

在本發明施例中，所述第一稀土氧化物層和第二稀土氧化物層通過外延生長形成。

本發明另一方面還提供一種半導體結構的形成方法，包括以下步驟：提供半導體襯底；在所述半導體襯底中形成有源區，所述有源區包括形成在所述半導體襯底中的溝道區，以及形成在所述溝道區兩側的源區和漏區；和在形成所述有源區之前或之后，在所述有源區兩側形成第一凹槽，在所述第一凹槽中形成第一稀土氧化物層，所述第一稀土氧化物層對所述溝道區引入沿所述溝道區長度方向的應力。

在本發明實施例中，所述半導體襯底的材料包括單晶Si、單晶Ge、低Ge組分SiGe或III-V族化合物半導體。

在本發明實施例中，所述第一稀土氧化物層的厚度為10–500nm。在半導體器件的溝槽隔離工藝中，隔離溝槽的厚度可以根據器件的特征尺寸選取合適的數值，厚度太小可能導致有源區之間隔離不夠充分，而導致器件失效；厚度過大可能導致有源區內位錯過度，從而使隔離層對溝道區引入的應力被釋放，同時也將增加工藝上的難度，導致隔離區域挖槽、填充的困難，且對晶片面積造成浪費，增加成本。