[發明專利]具有偏置鈍化以減少電遷移的半導體結構有效
| 申請號: | 201210156264.7 | 申請日: | 2012-05-18 |
| 公開(公告)號: | CN102790030A | 公開(公告)日: | 2012-11-21 |
| 發明(設計)人: | M·J·英特蘭特;G·拉封唐;M·J·沙皮羅;T·A·瓦西克;B·C·韋伯 | 申請(專利權)人: | 國際商業機器公司 |
| 主分類號: | H01L23/48 | 分類號: | H01L23/48;H01L21/768 |
| 代理公司: | 中國國際貿易促進委員會專利商標事務所 11038 | 代理人: | 金曉 |
| 地址: | 美國*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 偏置 鈍化 減少 遷移 半導體 結構 | ||
背景技術
示范性實施例主要涉及三維半導體集成結構,并且更具體地涉及具有硅通孔結構和偏置鈍化以減少電遷移的三維半導體集成結構。
在半導體技術中,硅通孔(TSV),也被稱為基板通孔,是一種在半導體基板(晶片/芯片)內形成的導電特征。TSV特征垂直穿過半導體基板,提供堆疊晶片/芯片的封裝方法并允許在獨立晶片或芯片內的電路之間的電連接。
現有多種用于制作TSV的方法。通常,在半導體基板內蝕刻出孔,并且有時孔也要穿過互連的結構。孔隨后即可內襯以各種絕緣層和/或各種金屬層。孔隨后被填充有通常是銅(Cu)的導電材料,這些導電材料就成為TSV的主要部分。某些TSV與半導體基板電接觸,而另一些TSV則被電絕緣。蝕刻孔內的任何材料均可被認為是TSV的一部分,因此完整的TSV可以包括Cu加內襯,并且或許還可以包括絕緣層。
TSV可以終止于接合襯墊。焊球,也被稱為C-4連接,可以接觸接合襯墊并將一個半導體芯片的接合襯墊連接至另一個半導體芯片或封裝的接合襯墊。用這種方式,即可在封裝上堆疊多個芯片以構成三維的硅集成結構。
盡管常規通孔與硅通孔共享有一定的名稱類似性,但這是基本無關的不同結構。常規通孔連接管芯或互連結構(例如封裝)內的導線并且可以僅穿過單個介電層。常規通孔處于它們所連接的金屬線的尺寸量級,通常在最壞情況下也在厚度的三倍到四倍因數以內。TSV則必須穿過整個半導體基板,可以比常規通孔的直徑大三十倍。
電遷移可以在承載電流的任何導電材料例如TSV結構或金屬化層中發生。電遷移是由電子在導體內的漸進移動造成的材料移位。這種材料移位可能最終會在導電材料中造成導致其他連接點處電阻更高的間隙或空洞,或者會在所有連接失效時造成開路故障。為了減少這種空洞的出現,已有限制導電材料中所允許電流量的規則。這樣的電遷移基本規則在本領域內是公知的。
發明內容
如上和如下所述示范性實施例的各種優點和用途通過根據示范性實施例的第一種應用提供一種半導體結構來實現,其中包括延伸穿過半導體結構的硅通孔(TSV);半導體結構表面上的導電接合襯墊,TSV以接觸到導電接合襯墊的第一側面而終止;覆蓋導電接合襯墊的鈍化層,鈍化層具有多個開口;以及形成在多個開口內并且與導電接合襯墊的第二側面相接觸的多個導電結構,多個導電結構與導電接合襯墊的接觸相對于TSV與導電接合襯墊的接觸而偏置。
根據示范性實施例的第二種應用,提供了一種半導體結構,其中包括三維結構的多個堆疊的半導體芯片。第一半導體芯片與第二半導體芯片相接觸。第一半導體芯片包括延伸穿過第一半導體芯片的硅通孔(TSV);第一半導體芯片表面上的導電接合襯墊,TSV以接觸到導電接合襯墊的第一側面而終止;覆蓋導電接合襯墊的鈍化層,鈍化層具有多個開口;以及形成在多個開口內并且與導電接合襯墊的第二側面相接觸的多個導電結構,多個導電結構與導電接合襯墊的接觸相對于TSV與導電接合襯墊的接觸而偏置。
根據示范性實施例的第三種應用,提供了一種減少半導體芯片內的電遷移的方法。所述方法包括:獲取一種半導體結構,其中包括延伸穿過半導體結構的硅通孔(TSV),半導體結構表面上的導電接合襯墊,TSV以接觸到導電接合襯墊的第一側面而終止,以及覆蓋導電接合襯墊的鈍化層;在鈍化層內形成多個開口;然后將多個導電結構形成在多個開口內并且與導電接合襯墊的第二側面相接觸,多個導電結構與導電接合襯墊的接觸相對于TSV與導電接合襯墊的接觸而偏置。
附圖簡要說明
示范性實施例中確信為新穎的特征和示范性實施例中的要素特征均在所附權利要求中予以具體闡述。附圖僅僅是為了進行圖解而并非按比例繪制。既涉及結構又涉及操作方法的示范性實施例可以通過參照以下結合附圖給出的詳細說明而得到更好的理解,在附圖中:
圖1示出了常規的三維(3-D)半導體集成結構。
圖2是可以在圖1的3-D集成結構中使用的常規半導體芯片的截面圖。
圖3是圖2中的常規半導體芯片將焊球移除后的底視圖。
圖4是可以在圖1的3-D集成結構中使用的半導體芯片示范性實施例的截面圖。
圖5是圖4中的半導體芯片將焊球移除后的底視圖。
圖6示出了用于圖2和圖3中的常規半導體芯片的電遷移模型。
圖7示出了用于圖3和圖4中的半導體芯片示范性實施例的電遷移模型。
具體實施方式
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于國際商業機器公司,未經國際商業機器公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210156264.7/2.html,轉載請聲明來源鉆瓜專利網。





