[發明專利]一種電荷補償肖特基半導體裝置及其制造方法

無效

• 申請號: 201210144437.3
• 申請日: 2012-04-29
• 公開（公告）號: CN103378131A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: 朱江
• 申請（專利權）人: 朱江
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/872;H01L21/329
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及到一種電荷補償肖特基半導體裝置，本發明還涉及一種電荷補償肖特基半導體裝置的制造方法。本發明的半導體裝置是制造功率整流器件的基本結構。

背景技術

功率半導體器件被大量使用在電源管理和電源應用上，特別涉及到肖特基結的半導體器件已成為器件發展的重要趨勢，肖特基器件具有正向開啟電壓低開啟關斷速度快等優點，同時肖特基器件也具有反向漏電流大，不能被應用于高壓環境等缺點。

肖特基二極管可以通過多種不同的布局技術制造，最常用的為平面布局，傳統的平面肖特基二極管在漂移區具有突變的電場分布曲線，影響了器件的反向擊穿特性，同時傳統的平面肖特基二極管具有較高的導通電阻。

發明內容

本發明針對上述問題提出，提供一種電荷補償肖特基半導體裝置及其制造方法。

一種電荷補償肖特基半導體裝置，其特征在于：包括：襯底層，為半導體材料構成；漂移層，位于襯底層之上，為第一導電半導體材料；多個溝槽，位于漂移層第一導電半導體材料表面，溝槽內下部填充第二導電半導體材料，溝槽內上部側壁設置有絕緣材料，溝槽內上部填充介質材料，并且溝槽內上部填充介質材料與溝槽內下部填充第二導電半導體材料相連；肖特基勢壘結，位于第一導電半導體材料表面。

一種電荷補償肖特基半導體裝置的制造方法，其特征在于：包括如下步驟：在襯底層表面形成第一導電半導體材料層，然后表面形成一種絕緣介質；進行光刻腐蝕工藝去除表面部分絕緣介質，然后刻蝕去除部分裸露半導體材料形成溝槽；在溝槽內形成第二導電半導體材料，進行反刻蝕；在半導體材料表面形成一種絕緣介質，干法刻蝕絕緣介質；淀積勢壘金屬，進行燒結形成肖特基勢壘結。

當半導體裝置接一定的反向偏壓時，第一導電半導體材料與第二導電半導體材料可以形成電荷補償，形成超結結構，提高器件的反向擊穿電壓。

因為超級結結構的存在，從而可以提高漂移區的雜質摻雜濃度，也可以降低器件的正向導通電阻，改善器件的正向導通特性。

附圖說明

圖1為本發明的一種電荷補償肖特基半導體裝置剖面示意圖；

圖2為本發明的第二種電荷補償肖特基半導體裝置剖面示意圖。

其中，

1、襯底層；

2、二氧化硅；

3、第一導電半導體材料；

4、第二導電半導體材料；

5、多晶第二導電半導體材料；

6、肖特基勢壘結；

7、歐姆接觸區；

8、電荷補償結構；

10、上表面金屬層；

11、下表面金屬層。

具體實施方式

實施例1

圖1為本發明的一種電荷補償肖特基半導體裝置剖面圖，下面結合圖1詳細說明本發明的半導體裝置。

一種電荷補償肖特基半導體裝置，包括：襯底層1，為N導電類型半導體硅材料，磷原子的摻雜濃度為1E19/CM³，在襯底層1下表面，通過下表面金屬層11引出電極；第一導電半導體材料3，位于襯底層1之上，為N傳導類型的半導體硅材料，磷原子的摻雜濃度為1E16/CM³；第二導電半導體材料4，位于溝槽內下部，為P傳導類型的半導體硅材料，硼原子的摻雜濃度為1E16/CM³；肖特基勢壘結6，位于第一導電半導體材料3的表面，為半導體硅材料與勢壘金屬形成的硅化物；歐姆接觸區7，位于第二導電半導體材料4的表面；二氧化硅2，位于溝槽內側壁上部；器件上表面附有上表面金屬層10，為器件引出另一電極。

其制作工藝包括如下步驟：

第一步，在襯底層1表面形成第一導電半導體材料層，然后表面熱氧化，形成二氧化硅2；

第二步，進行光刻腐蝕工藝，半導體材料表面去除部分二氧化硅2，然后刻蝕去除部分裸露半導體硅材料形成溝槽；

第三步，在溝槽內形成第二導電半導體材料4，進行第二導電半導體材料4反刻蝕；

第四步，進行熱氧化工藝，形成二氧化硅2，干法刻蝕去除二氧化硅2；

第五步，在半導體材料表面淀積勢壘金屬，進行燒結形成肖特基勢壘結6，然后在表面淀積金屬形成上表面金屬層10；

第六步，進行背面金屬化工藝，在背面形成下表面金屬層11，如圖1所示。

實施例2

圖2為本發明的一種電荷補償肖特基半導體裝置剖面圖，下面結合圖2詳細說明本發明的半導體裝置。