[發明專利]半導體裝置、電子設備及輸出波形失真的改善方法

有效

• 申請號: 201210143949.8
• 申請日: 2012-03-31
• 公開（公告）號: CN102739206B
• 公開（公告）日: 2017-03-01
• 發明（設計）人: 德本守彥;藤原正勇;三上哲嗣
• 申請（專利權）人: 羅姆股份有限公司
• 主分類號: H03K5/15
• 分類號: H03K5/15;H03K19/003
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 郭定輝

技術領域

本發明涉及輸入預定頻率的輸入時鐘信號并輸出同一頻率的多個時鐘信號的半導體裝置、電子設備及輸出波形失真的改善方法。

背景技術

一般地，由于在電子設備中有必要采用多個時鐘信號，因此已知輸出同一頻率的多個時鐘信號的裝置(參照專利文獻1、2)。但是，如果同時輸出頻率完全相同的多個時鐘信號，則對電源的負荷變大，成為時鐘信號的輸出波形失真的主要原因。因此，已知如圖23所示，對每個時鐘信號的輸出配備電源的方法，或者如圖24所示，對每個時鐘信號的輸出內置調節器的方法等。根據這些方法，由于對每個時鐘信號的輸出配備單獨的電源，因此能夠改善時鐘信號輸出波形的失真。

現有技術文獻

專利文獻

專利文獻1特開平6-28056號公報

專利文獻2特開2002-176343號公報

發明內容

發明要解決的問題

然而，盡管上述現有技術能夠改善時鐘信號的輸出波形失真，但難以實際地采用。例如，對每個時鐘信號的輸出配備電源的方法，若電源的管腳數上沒有余量則不能采用。另一方面，對每個時鐘信號輸出內置調節器的方法，由于電路面積變大，所以存在成本增加的問題。

本發明為了解決上述問題而完成，其目的在于提供能夠以簡單的結構改善時鐘信號輸出波形失真的半導體裝置、電子設備以及輸出波形失真的改善方法。

解決問題的級方案

為了達到上述目的，本發明的一形態提供一種半導體裝置，其具有輸入預定頻率的輸入時鐘信號的輸入單元，以及對于所述輸入時鐘信號，通過對所述時鐘信號給予用于降低對共用的電源的負荷的規定的延遲時間而使其延遲，從而生成同一頻率的多個時鐘信號的延遲單元。

此外，本發明的另一形態提供輸出波形失真的改善方法，是輸出時鐘信號時的輸出波形失真的改善方法，包括：輸入預定頻率的輸入時鐘信號的步驟，以及對于所述輸入時鐘信號，通過對所述時鐘信號給予用于降低對共用的電源的負荷的規定的延遲時間而使其延遲，從而生成同一頻率的多個時鐘信號的步驟。

此外，本發明的另一形態是提供包括所述半導體裝置的電子設備。

發明效果

根據本發明，能夠提供以簡單的結構改善時鐘信號的輸出波形失真的半導體裝置、電子設備以及輸出波形失真的改善方法。

附圖說明

圖1是表示本發明的實施方式中半導體裝置的結構圖。

圖2是表示本發明的實施方式中旁路電容器的配置實例的示意圖。

圖3是表示本發明的實施方式中的每一延遲門的延遲時間的說明圖，圖3的(a)表示輸出一個時鐘信號的情況的示意圖；圖3的(b)表示輸出兩個時鐘信號的情況的示意圖；圖3的(c)表示輸出三個時鐘信號的情況的示意圖；圖3的(d)表示輸出四個時鐘信號的情況的示意圖。

圖4是表示本發明的實施方式中的模擬(simulation)電路的示意圖。

圖5是本發明的實施方式中的模擬電路的示意圖。

圖6是表示本發明的實施方式中的延遲時間為0psec(皮秒)情況的示意圖，圖6的(a)是表示電源電位的示意圖；圖6的(b)是表示5個正向時鐘信號的示意圖；圖6的(c)是表示5個反向時鐘信號的示意圖。

圖7是表示本發明的實施方式中的延遲時間為100psec的情況的示意圖，圖7的(a)是表示電源電位的示意圖；圖7的(b)是表示5個正向時鐘信號的示意圖；圖7的(c)是表示5個反向時鐘信號的示意圖。

圖8是表示本發明的實施方式中的延遲時間為200psec的情況的示意圖，圖8的(a)是表示電源電位的示意圖；圖8的(b)是表示5個正向時鐘信號的示意圖；圖8的(c)是表示5個反向時鐘信號的示意圖

圖9是表示本發明的實施方式中的延遲時間為300psec的情況的示意圖，圖9的(a)是表示電源電位的示意圖；圖9的(b)是表示5個正向時鐘信號的示意圖；圖9的(c)是表示5個反向時鐘信號的示意圖

圖10是表示本發明的實施方式中的延遲時間為400psec的情況的示意圖，圖10的(a)是表示電源電位的示意圖；圖10的(b)是表示5個正向時鐘信號的示意圖；圖10的(c)是表示5個反向時鐘信號的示意圖。

圖11是表示本發明的實施方式中的延遲時間為500psec的情況的示意圖，圖11的(a)是表示電源電位的示意圖；圖11的(b)是表示5個正向時鐘信號的示意圖；圖11的(c)是表示5個反向時鐘信號的示意圖。