[發明專利]一種基于神經元MOS管的電壓型四值施密特觸發器電路有效
| 申請號： | 201210142541.9 | 申請日： | 2012-05-09 |
| 公開（公告）號： | CN102638248A | 公開（公告）日： | 2012-08-15 |
| 發明（設計）人： | 杭國強;周選昌;吳劍鐘;胡曉慧;楊旸;章丹艷 | 申請（專利權）人： | 浙江大學城市學院 |
| 主分類號： | H03K3/3565 | 分類號： | H03K3/3565 |
| 代理公司： | 杭州中成專利事務所有限公司 33212 | 代理人： | 金祺 |
| 地址： | 310015 浙*** | 國省代碼： | 浙江;33 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 基于 神經元 mos 電壓 型四值 施密特觸發器 電路 | ||
1.一種基于神經元MOS管的電壓型四值施密特觸發器電路；其特征是：所述基于神經元MOS管的電壓型四值施密特觸發器電路包括閾0.5電路（11）、閾1.5電路（12）、閾2.5電路（13）和四值信號傳輸控制電路（14）；
所述閾0.5電路（11）分別連接有電源VDD、電源V2以及輸入信號端Vin；
所述閾1.5電路（12）分別連接有電源VDD、電源V2、電源V1以及輸入信號端Vin；
所述閾2.5電路（13）分別連接有電源VDD、電源V1以及輸入信號端Vin；
所述四值信號傳輸控制電路（14）分別連接有電源VDD、電源V1、電源V2以及輸出信號端Vout；
所述閾0.5電路（11）、閾1.5電路（12）以及閾2.5電路（13）分別與四值信號傳輸控制電路（14）相連接。
2.如權利要求1所述的一種基于神經元MOS管的電壓型四值施密特觸發器電路，其特征是：所述閾0.5電路（11）包括具有回差特性的閾0.5反相運算電路和閾0.5運算電路；
所述閾0.5反相運算電路和閾0.5運算電路由互補型的閾0.5反相器、普通二值?CMOS反相器和反饋電路構成；所述互補型閾0.5反相器包括神經元pMOS管mp1和神經元nMOS管mn1；所述普通二值CMOS反相器包括pMOS管mp2和nMOS管mn2；
所述神經元pMOS管mp1的源極接電源VDD，神經元pMOS管mp1的漏極接所述神經元nMOS管mn1的漏極,?神經元pMOS管mp1有三個柵輸入端，這三個輸入柵極與浮柵之間的耦合電容分別為電容Cp1、電容Cp2和電容Cp3；所述神經元nMOS管mn1的源極接地，神經元nMOS管mn1有三個柵輸入端，這三個輸入柵極與浮柵之間的耦合電容分別為電容Cn1、電容Cn2和電容Cn3；所述CMOS反相器中pMOS管mp2的源極接電源VDD，pMOS管mp2的漏極接CMOS反相器中nMOS管mn2的漏極，nMOS管mn2的源極接地;?所述CMOS反相器中pMOS管mp2的柵極與nMOS管mn2的柵極相接作為CMOS反相器的輸入端；所述CMOS反相器的輸入端與所述神經元pMOS管mp1的漏極和所述神經元nMOS管mn1的漏極相連接；所述神經元nMOS管mn1的一個柵輸入端和所述神經元pMOS管mp1的一個柵輸入端與輸入信號端Vin相接；所述神經元pMOS管mp1的另一個柵輸入端與電源VDD相連接，神經元pMOS管mp1的剩余一個輸入柵與所述CMOS反相器中pMOS管mp2的漏極和nMOS管mn2的漏極相接形成正反饋電路；所述神經元nMOS管mn1的另一個柵輸入端接電源V2，神經元nMOS管mn1的剩余一個輸入柵與所述CMOS反相器中pMOS管mp2的漏極和nMOS管mn2的漏極相接形成正反饋電路；
所述閾1.5電路（12）包括具有回差特性的閾1.5反相運算電路和閾1.5運算電路；所述閾1.5反相運算電路和閾1.5運算電路由互補型的閾1.5反相器、普通二值CMOS反相器以及反饋電路組成；所述互補型閾1.5反相器包括神經元pMOS管mp3和神經元nMOS管mn3；所述普通二值CMOS反相器包括pMOS管mp4和nMOS管mn4；
所述神經元pMOS管mp3的源極接電源VDD，神經元pMOS管mp3的漏極接神經元nMOS管mn3的漏極，神經元pMOS管mp3有三個柵輸入端，這三個輸入柵極與浮柵之間的耦合電容分別為電容Cp4、電容Cp5和電容Cp6；所述神經元nMOS管mn3的源極接地，神經元nMOS管mn3有三個柵輸入端，這三個輸入柵極與浮柵之間的耦合電容分別為電容Cn4、電容Cn5和電容Cn6；所述CMOS反相器中pMOS管mp4的源極接電源VDD，pMOS管mp4的漏極接CMOS反相器中nMOS管mn4的漏極，nMOS管mn4的源極接地；所述CMOS反相器中pMOS管mp4的柵極與nMOS管mn4的柵極相接作為CMOS反相器的輸入端；所述CMOS反相器的輸入端與所述神經元pMOS管mp3的漏極和所述神經元nMOS管mn3的漏極相連接；所述神經元nMOS管mn3的一個柵輸入端和所述神經元pMOS管mp3的一個柵輸入端與輸入信號端Vin相接；所述神經元pMOS管mp3的另一個柵輸入端接電源V2，神經元pMOS管mp3的剩余一個輸入柵與所述CMOS反相器中pMOS管mp4的漏極和nMOS管mn4的漏極相接形成正反饋電路；所述神經元nMOS管mn3的另一個柵輸入端接電源V1，神經元nMOS管mn3的剩余一個輸入柵與所述CMOS反相器中pMOS管mp4的漏極和nMOS管mn4的漏極相接形成正反饋電路；
所述閾2.5電路（13）包括具有回差特性的閾2.5反相運算電路和閾2.5運算電路；所述閾2.5反相運算電路和閾2.5運算電路由互補型的閾2.5反相器、普通二值CMOS反相器以及反饋電路組成；所述閾2.5反相器包括神經元pMOS管mp5和神經元nMOS管mn5；所述普通二值?CMOS反相器包括pMOS管mp6和nMOS管mn6；
所述神經元pMOS管mp5的源極接電源VDD，神經元pMOS管mp5的漏極接所述神經元nMOS管mn5的漏極，神經元pMOS管mp5有三個柵輸入端，這三個輸入柵極與浮柵之間的耦合電容分別為電容Cp7、電容Cp8和電容Cp9；所述神經元nMOS管mn5的源極接地，神經元nMOS管mn5有三個柵輸入端，這三個輸入柵極與浮柵之間的耦合電容分別為電容Cn7、電容Cn8和電容Cn9；所述CMOS反相器中pMOS管mp6的源極接電源VDD，pMOS管mp6的漏極接CMOS反相器中nMOS管mn6的漏極，nMOS管mn6的源極接地；所述CMOS反相器中pMOS管mp6的柵極與nMOS管mn6的柵極相接作為CMOS反相器的輸入端；所述CMOS反相器的輸入端與所述神經元pMOS管mp5的漏極和所述神經元nMOS管mn5的漏極相連接；所述神經元nMOS管mn5的一個柵輸入端和所述神經元pMOS管mp5的一個柵輸入端與輸入信號端Vin相接，所述神經元pMOS管mp5的另一個柵輸入端接電源V1，神經元pMOS管mp5的剩余一個輸入柵與所述CMOS反相器中pMOS管mp6的漏極和nMOS管mn6的漏極相接形成正反饋電路；所述神經元nMOS管mn5的另一個柵輸入端接地，神經元nMOS管mn5的剩余一個輸入柵與所述CMOS反相器中pMOS管mp6的漏極和nMOS管mn6的漏極相接形成正反饋電路；
所述四值信號傳輸控制電路（14）由pMOS管mp7、pMOS管mp8、pMOS管mp9和nMOS管mn7、nMOS管mn8、nMOS管mn9組成；
所述pMOS管mp7的源極接電源VDD，pMOS管mp7的漏極接所述nMOS管mn7的漏極，pMOS管mp7的柵極連接至所述閾0.5電路（11）中普通二值CMOS反相器中pMOS管mp2和nMOS管mn2的漏極；所述nMOS管mn7的源極接地，nMOS管mn7的柵極連接至所述閾2.5電路（13）中普通二值CMOS反相器中pMOS管mp6和nMOS管mn6的漏極；所述pMOS管mp8的漏極和所述pMOS管mp9的源極串接于電源V2與輸出信號端Vout之間，pMOS管mp8的柵極連接至所述閾0.5電路（11）中神經元pMOS管mp1和神經元nMOS管mn1的漏極；所述nMOS管mn8的源極和nMOS管mn9的漏極串接于輸出信號端Vout與電源V1之間；所述nMOS管mn9的柵極接至所述閾2.5電路（13）中神經元pMOS管mp5和神經元nMOS管mn5的漏極；所述pMOS管mp9的柵極和所述nMOS管mn8的柵極相連接至所述閾1.5電路（13）中普通二值CMOS反相器中pMOS管mp4和nMOS管mn4的漏極。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于浙江大學城市學院，未經浙江大學城市學院許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201210142541.9/1.html，轉載請聲明來源鉆瓜專利網。
