[發明專利]具有嵌入式浮點結構的數字信號處理模塊

有效

• 申請號: 201210141691.8
• 申請日: 2012-05-09
• 公開（公告）號: CN102819520B
• 公開（公告）日: 2019-04-12
• 發明（設計）人: M·朗哈默
• 申請（專利權）人: 阿爾特拉公司
• 主分類號: G06F15/76
• 分類號: G06F15/76;G06F7/57
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 趙蓉民

本發明涉及一種專用處理模塊，其包括第一浮點算術操作器級、第二浮點算術操作器級以及在所述專用處理模塊內的可配置互連，所述可配置互連用于將信號路由到所述第一和第二浮點算術操作器級中的每一級中并且將信號路由出所述第一和第二浮點算術操作器級中的每一級。在某些實施例中，可配置互連可以被配置為將多個模塊輸入路由到第一浮點算術操作器級的輸入，將模塊輸入中的至少一個路由到第二浮點算術操作器級的輸入，將第一浮點算術操作器級的輸出路由到第二浮點算術操作器級的輸入，將模塊輸入中的至少一個路由到另一個這種模塊的直接連接輸出，將第一浮點算術操作器級的輸出路由到直接連接輸出，以及將來自另一個這種模塊的直接連接輸入路由到第二浮點算術操作器級的輸入。

技術領域

本發明涉及可編程集成電路器件，尤其是可編程集成電路器件內的專用處理模塊。

背景技術

考慮可編程邏輯器件(PLD)作為集成電路器件的一個例子，由于使用PLD的應用在復雜性方面增加，因此將PLD設計為除了包括通用可編程邏輯資源的模塊以外，還包括專用處理模塊，這已經變得很普遍。這類專用處理模塊可以包括PLD上的密集的電路，這些電路已經部分或全部硬接線以完成一個或更多特定任務，例如邏輯或數學運算。專用處理模塊還可以包括一個或更多專用結構，例如可配置的存儲器元件陣列。通常實施在這類專用處理模塊中的結構的例子包括：乘法器、算術邏輯單元(ALU)、桶式移位器、各種存儲器元件(例如，FIFO/LIFO/SIPO/RAM/ROM/CAM和寄存器文件)、AND/NAND/OR/NOR陣列等，或它們的組合。

在PLD上已經提供的一個特別有用類型的專用處理模塊是數字信號處理(DSP)模塊，數字信號處理模塊可以用于處理例如音頻信號。這類模塊通常也稱為乘積累加(“MAC”)模塊，因為他們包括執行乘法操作，以及相加和/或累加乘法操作的結構。

例如，由加利福利亞州圣何塞市Altera公司銷售的、作為和家族一部分的PLD包括DSP模塊，每個DSP模塊包括多個乘法器。那些DSP模塊中的每一個還包括加法器和寄存器，以及允許模塊的各個部件以不同方式配置的可編程連接器(例如，多路復用器)。

通常情況下，在這類專用處理模塊內的算術操作器(加法器和乘法器)已經是定點操作器。若需要浮點操作器，則用戶將利用器件的通用可編程邏輯，或利用專用處理模塊內的定點操作器與通用可編程邏輯中的加法邏輯的組合來在專用處理模塊外構造它們。

發明內容

根據本發明的實施例，專用處理模塊，例如上述的DSP模塊，除了在DSP模塊內可用的功能以外，可以通過包含浮點加法來增強它。這減少了在專用處理模塊外面構建浮點功能的需要。加法功能可以是根據IEEE754-1985標準而全部或部分專用(即“硬邏輯”)實現的加法，并可以用于加法操作、乘加(MADD)操作或向量(點積)操作，它們中的任意一個可以是實數或復數。浮點加法器電路可以被合并到DSP模塊中，并且可以獨立地訪問，或與DSP模塊中的乘法器組合使用或甚至是與相鄰DSP模塊中的乘法器組合使用。

因此，根據本發明的實施例，在可編程集成電路器件上提供了一種專用處理模塊。該專用處理模塊包括第一浮點算術操作器級(stage)、第二浮點算術操作器級以及在所述專用處理模塊內的可配置互連，所述可配置互連用于將信號路由到所述第一和第二浮點算術操作器級中的每一級中并且將信號路由出所述第一和第二浮點算術操作器級中的每一級。還提供了一種包括多個這類專用處理模塊的可編程集成電路器件。

在某些實施例中，專用處理模塊包括多個模塊輸入、至少一個模塊輸出、來自另一個專用處理模塊的直接連接輸入以及到另一個專用處理模塊的直接連接輸出。在那些實施例中的某些實施例中，可配置互連被配置為將多個模塊輸入路由到第一浮點操作器級的輸入，將模塊輸入中的至少一個路由到第二浮點操作器級的輸入，將第一浮點操作器級的輸出路由到第二浮點操作器級的輸入，將模塊輸入中的至少一個路由到直接連接輸出，將第一浮點操作器級的輸出路由到直接連接輸出，以及將直接連接輸入路由到第二浮點操作器級的輸入。

附圖說明