[發(fā)明專利]3D非易失性存儲器裝置和其生產方法有效
| 申請?zhí)枺?/td> | 201210125445.3 | 申請日: | 2012-04-26 |
| 公開(公告)號: | CN102760738A | 公開(公告)日: | 2012-10-31 |
| 發(fā)明(設計)人: | 李仁寭;樸丙洙;吳尚炫;樸仙美 | 申請(專利權)人: | 愛思開海力士有限公司 |
| 主分類號: | H01L27/115 | 分類號: | H01L27/115;H01L21/8247 |
| 代理公司: | 北京弘權知識產權代理事務所(普通合伙) 11363 | 代理人: | 俞波;郭放 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 非易失性存儲器 裝置 生產 方法 | ||
相關申請的交叉引用
本申請要求2011年4月26日提交的韓國專利申請No.10-2011-0038985的優(yōu)先權,其全部公開內容經引用并入本文。
技術領域
示范性實施例涉及半導體裝置和用于生產所述半導體裝置的方法,更具體而言,涉及具有三維(3D)結構的非易失性存儲器裝置和用于生產其的方法。
背景技術
非易失性存儲器裝置即使在停止電能供給的情況下也保留其中存儲的數(shù)據(jù)。隨著硅襯底上制造的作為單層的二維(2D)結構化存儲器裝置的集成程度的增加,開發(fā)了在垂直于硅襯底的方向上層疊存儲器單元的3D非易失性存儲器裝置。
參照圖1和2詳細描述傳統(tǒng)3D非易失性存儲器裝置的結構及其特征。
圖1A至1C是示例了用于生產傳統(tǒng)3D非易失性存儲器裝置的方法的橫截面視圖。特別地,圖1A至1C是串被布置成U形置的U形通道類型的非易失性存儲器裝置的橫截面視圖。
如圖1A中所示,在襯底10上形成絕緣層11,在絕緣層11上形成導電層12。使用導電層12形成管道晶體管的管道柵極。
通過刻蝕導電層12形成第一溝槽,在第一溝槽中形成第一犧牲層13。使用第一溝槽形成U形管道通道。
在掩埋第一犧牲層13的所得結構上交替形成第一層間絕緣層14和第一導電層15。使用第一導電層15形成字線。
在第一層間絕緣層14和第一導電層15上形成第二導電層16和第二層間絕緣層17。使用第二導電層16形成選擇晶體管的選擇柵極。
通過刻蝕第二層間絕緣層17、第二導電層16、第一層間絕緣層14、以及第一導電層15形成耦合到第一溝槽的一對第二溝槽。使用第二溝槽形成存儲器單元的通道和選擇晶體管的通道。
如圖1B中所示,去除第二溝槽對下暴露的第一犧牲層13。
接下來,在第二溝槽對和第一溝槽的內表面上形成在下文中通過附圖標記18統(tǒng)一標注的電荷阻擋層、電荷俘獲層、以及隧道絕緣層。在電荷阻擋層、電荷俘獲層、以及隧道絕緣層18上形成敞開中央區(qū)域的通道層19。相應地,形成包括第一溝槽中形成的管道通道和第二溝槽對中形成的一對第一通道的U形通道。
如圖1C中所示,在U形通道的敞開中央區(qū)域中掩埋絕緣層20。使絕緣層20凹陷至特定深度,在凹陷區(qū)域中形成導電插塞21。導電插塞21由高濃度的N型雜質摻雜的多晶硅層形成。選擇晶體管的柵極與導電插塞21重疊,因而形成具有高濃度的N型雜質摻雜的結。
以在擦除操作中使用由于結中的柵致漏泄(GIDL)生成的空穴的耗盡模式執(zhí)行如上構造的3D非易失性存儲器裝置的擦除操作。即,以沿著通道層19移動和然后向存儲器單元的電荷俘獲層中注入通過GIDL生成的空穴的這種方式執(zhí)行擦除操作。相應地,為了使傳統(tǒng)3D非易失性存儲器裝置充分執(zhí)行擦除操作,要生成足夠數(shù)量的空穴。至此,要恰當控制結與源極選擇晶體管的柵極之間重疊的程度。如果源極柵極與結過度重疊,則可能在源極選擇晶體管中出現(xiàn)泄漏。
圖2是傳統(tǒng)3D非易失性存儲器裝置的橫截面視圖。參照圖2描述傳統(tǒng)3D非易失性存儲器裝置的特征。
在傳統(tǒng)3D非易失性存儲器裝置中,如上所述,在U形通道的上部上形成利用高濃度的雜質摻雜的導電插塞21,以耗盡模式執(zhí)行擦除操作。
通過沉積多晶硅層和然后注入雜質離子或沉積利用高濃度的雜質摻雜的多晶硅形成導電插塞21。此工藝具有以下特征。
首先,難以刻蝕通道的敞開中央區(qū)域中掩埋的絕緣層20。此處,在不損壞凹陷工藝中已有外圍層的情況下選擇性地刻蝕例如僅絕緣層20的過程中,難以控制絕緣層20的刻蝕量。相應地,多個串的絕緣層20可以如圖2中所示具有不規(guī)則深度。在此情形中,因為導電插塞21與源極柵極不規(guī)則重疊所以使存儲器裝置的特性惡化。
第二,如果在沉積多晶硅層之后注入雜質離子,則不容易控制雜質的擴散。如果把雜質離子注入到導電插塞中,則因為要在垂直方向、并非水平方向上控制雜質的擴散所以工藝控制是困難的。相應地,控制源極柵極和結的重疊是困難的。
第三,如果要沉積利用高濃度的雜質摻雜的多晶硅,則將不經常使用的工藝商業(yè)化是困難的。
第四,如果以耗盡模式執(zhí)行擦除操作,則存在相鄰字線或相鄰串之間擦除速度的變化,選擇晶體管的擺動特性惡化。
發(fā)明內容
示范性實施例涉及以增強模式驅動的3D非易失性存儲器裝置和用于生產其的方法。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于愛思開海力士有限公司,未經愛思開海力士有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210125445.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:上電復位電路及其復位方法
- 下一篇:一種盾構掘進機的可降解型盾尾密封油脂
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內或其上形成的多個半導體或其他固態(tài)組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發(fā)射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結點的熱電元件的;包括有熱磁組件的





