[發明專利]半導體封裝

無效

• 申請號: 201210120933.5
• 申請日: 2012-04-23
• 公開（公告）號: CN102760712A
• 公開（公告）日: 2012-10-31
• 發明（設計）人: 林子閎;許文松;陳泰宇
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/488
• 代理公司: 北京萬慧達知識產權代理有限公司 11111
• 代理人: 于淼;楊穎

技術領域

本發明是有關于一種半導體封裝，特別是有關于一種半導體封裝的導電凸塊設計。

背景技術

對傳統的半導體封裝設計而言，為了多功能芯片而需要增加輸入/輸出(I/O)連接的數量。上述需求沖擊對印刷電路板(PCB)業者造成壓力，促使印刷電路板(PCB)業者縮小線寬和間距，或發展出芯片直接黏著(Direct?Chip?Attach，DCA)的半導體。然而，上述多功能芯片封裝因增加了輸入/輸出(I/O)連接數量會導致熱電特性問題，舉例來說，散熱問題、串擾(crosstalk)、信號傳輸延遲(Propagation?Delay)或射頻(RF)電路的電磁干擾等問題。上述熱電特性問題會影響產品的可靠度和質量。

因此，在此技術領域中，有需要一種具較佳熱電特性的半導體封裝。

發明內容

為了要解決多功能芯片封裝因增加了輸入/輸出數量而導致的熱電特性問題，本發明提供一種具有更佳熱電特性的半導體封裝。

本發明的實施方式提供一種半導體封裝，上述半導體封裝包括半導體芯片；第一導電凸塊和第二導電凸塊，分別設置于上述半導體芯片上，其中上述第一導電凸塊和上述第二導電凸塊的上視面積比值大于1且小于或等于3。

本發明的半導體封裝因導電凸塊的面積不同而提高熱傳導率并降低電阻性，從而改善半導體封裝的熱電特性。

附圖說明

圖1a為本發明的實施方式的半導體封裝的剖面圖。

圖1b為本發明的實施方式的半導體封裝的導電凸塊的布局。

圖2a為本發明另一實施方式的半導體封裝的剖面圖。

圖2b為本發明另一實施方式的半導體封裝的導電凸塊的布局。

圖3a為本發明的另一實施方式的半導體封裝的剖面圖。

圖3b為本發明的另一實施方式的半導體封裝的導電凸塊的布局。

圖4a為本發明更又另一實施方式的半導體封裝的剖面圖。

圖4b為本發明更又另一實施方式的半導體封裝的導電凸塊的布局。

具體實施方式

在說明書及權利要求書當中使用了某些詞匯來稱呼特定的組件。本領域的技術人員應可理解，硬件制造商可能會用不同的名詞來稱呼同一個組件。本說明書及權利要求書并不以名稱的差異來作為區分組件的方式，而是以組件在功能上的差異來作為區分的準則。在通篇說明書及權利要求書當中所提及的“包含”是開放式的用語，故應解釋成“包含但不限定于”。此外，“耦接”一詞在此是包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或通過其它裝置或連接手段間接地電氣連接到第二裝置。

圖1a為本發明的實施方式的半導體封裝500a的剖面圖。本發明的實施方式的半導體封裝500a為倒裝封裝半導體，其使用銅柱以連接半導體芯片和基板。如圖1a所示，本發明的實施方式的半導體封裝500a包括半導體芯片310，其具有中間區域302和圍繞中間區域302的周圍區域304。金屬墊202和204屬于半導體芯片310的內聯線結構(圖未顯示)的最頂層金屬層(uppermost?metal?layer)。在本實施方式中，配置于中間區域302中的金屬墊204是用于傳輸半導體芯片310的接地(ground)信號或電源(power)信號，而配置于周圍區域304中的金屬墊202傳輸半導體芯片310的其他信號。因此，金屬墊204可視為接地墊或電源墊，而金屬墊202可視為信號墊。在本發明的實施方式中，中間區域302中的金屬墊204的最小間距(minimum?pitch)可設計大于周圍區域304中的金屬墊202的最小間距。而周圍區域304中的金屬墊202的最小間距也可視為半導體封裝500a的設計規則的金屬墊的最小間距。