[發明專利]智能控制裝置的一種復位方法

無效

• 申請號: 201210118413.0
• 申請日: 2012-04-23
• 公開（公告）號: CN103376865A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: 閆紅華
• 申請（專利權）人: 山東迪生電氣股份有限公司
• 主分類號: G06F1/24
• 分類號: G06F1/24
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及智能控制裝置的復位方法，具體涉及一種利用FPGA實現復位電路設計的方法。

背景技術

復位電路是智能控制裝置必備的基本電路。一般在三種狀態下需要對系統進行復位：上電復位、死機狀態下復位及人工按鍵復位。現有的智能控制裝置的復位方法一般是通過一個復位芯片對CPU的運行進行監視，CPU通過I/O口對復位芯片喂狗，按鍵復位信號接到復位芯片的手動復位腳上。這種模式有以下缺陷：

1、現有的復位芯片的“看門狗”時間一般是1.6秒（即1.6秒內未對復位芯片“喂狗”則復位芯片復位CPU），而在一些復雜的智能控制裝置中，程序啟動時間可能到幾秒、十幾秒甚至幾十秒，而程序運行起來之前是不可能對復位芯片“喂狗”的。因此，目前的這種設計顯然無法滿足要求；

2、由于復位芯片的手動復位腳比較敏感，若按鍵復位信號受到干擾，極易導致復位芯片“誤復位”?；

3、只能對CPU的運行進行監視，而在智能控制裝置中，FPGA在系統中起到的作用越來越重要，應該增加對FPGA運行狀態的監視。

發明內容

本發明針對現有智能控制裝置的復位方法的不足，提供了一種新的復位方法，其核心思想是利用FPGA可靈活編程的特點，將FPGA引入復位電路設計中，具有適應面廣、可靠性高、監視全面的特點。

本發明解決其技術問題所采用的技術方案如下：

1、系統構成：由按鍵復位信號、復位芯片、CPU、FPGA芯片構成一個完整的復位系統。

2、方法描述：

1)?FPGA將外部輸入的30MHZ時鐘信號分頻成10KHZ的信號，后輸入到內部計數器中；從計數器輸出的信號A與CPU輸入的喂狗信號B、按鍵復位輸入信號C“邏輯與”后，產生喂狗信號D，將D信號輸出到外部復位芯片的喂狗管腳。

2)?信號A、B、C、D的關系如下：

D?=?A&B&C。

附圖說明

圖1是本發明所述的復位方法的總體示意圖。

圖2是本發明基于FPGA所實現的功能的原理圖。

具體實施方式

圖1中，CPU、FPGA、按鍵復位信號、復位芯片組成整個復位系統。復位芯片的復位引腳連接CPU及FPGA，CPU的喂狗信號、按鍵復位信號均進入FPGA，由FPGA處理后產生喂狗信號送給復位芯片的喂狗管腳。裝置上電后，復位芯片首先對CPU及FPGA進行復位。之后，CPU及FPGA的程序均開始啟動，而FPGA的程序啟動時間極短（小于1毫秒），因此FPGA的程序首先開始運行。

圖2中，FPGA的程序運行后，內部的計數器對設定的計數值（可調）進行計數。在計數器計數未完時，FPGA通過將外部輸入的30MHZ的時鐘信號分頻得到的10KHZ信號輸出到復位芯片的喂狗管腳進行喂狗；計數器計數完后，計數器將不再產生分頻信號而保持高電平，而這時若CPU開始喂狗，則D輸出的是CPU的喂狗信號，若CPU或FPGA死機，則無法輸出喂狗信號，則復位芯片超過“看門狗”時間（一般為1.6秒）后復位。若有效的按鍵復位信號輸入到FPGA，則按鍵復位信號一直為低電平，則信號D一直為低電平，即復位芯片無法檢測到有效的喂狗信號，則復位芯片開始計數，直到達到復位芯片的“看門狗”時間，復位芯片才輸出復位信號，而一般的干擾很難持續這么長時間，因此，提高了系統的抗干擾能力，避免了“誤復位”。

在圖2中，由于內部計數器設定值可調，因此本發明可以適應CPU程序啟動時間較長的場合，而CPU將喂狗信號送入FPGA，再由FPGA喂狗，則可以通過復位芯片監視兩個芯片的運行情況。而按鍵復位信號只有持續時間超過“看門狗”時間，才會使復位芯片發出復位信號，增加了可靠性。