[發明專利]一種肖特基溝槽MOS半導體裝置及其制造方法

無效

• 申請號: 201210106399.2
• 申請日: 2012-04-03
• 公開（公告）號: CN103367435A
• 公開（公告）日: 2013-10-23
• 發明（設計）人: 朱江
• 申請（專利權）人: 朱江
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種肖特基溝槽MOS半導體裝置，其特征在于：包括：

襯底層，為半導體材料；

漂移層，為第一傳導類型的半導體材料，位于襯底層之上；

溝槽，位于漂移層中和半導體裝置表面，溝槽內壁有絕緣層，同時，溝槽內填充有多晶半導體材料；

體區，為第二傳導類型的半導體材料，臨靠溝槽和半導體裝置表面，體區之間為第一傳導類型的半導體材料，與漂移層相連；

肖特基勢壘結，位于體區之間的第一傳導類型的半導體材料表面；

源區，為第一傳導類型的半導體材料，臨靠溝槽和半導體裝置表面，同時，源區底部和側壁被體區包裹。

2.如權利要求1所述的半導體裝置，其特征在于：所述的溝槽內填充的多晶半導體材料，可以為第一傳導類型的半導體材料，并且為高濃度雜質摻雜

3.如權利要求1所述的半導體裝置，其特征在于：所述的體區表面可以為歐姆接觸。

4.如權利要求1所述的半導體裝置，其特征在于：所述的體區表面可以為肖特基基勢壘結。

5.如權利要求1所述的半導體裝置，其特征在于：所述的溝槽內填充的第一傳導類型的半導體材料作為器件的柵電極。

6.如權利要求1所述的半導體裝置，其特征在于：所述的與源區側壁相連的體區可以為高濃度摻雜區。

7.一種肖特基溝槽MOS半導體裝置的制造方法，其特征在于：包括如下步驟：

1)在襯底層上通過外延生產形成第一傳導類型的半導體材料漂移層；

2)在表面形成鈍化層，在待形成溝槽區域表面去除鈍化層；

3)進行刻蝕半導體材料，形成溝槽；

4)通過傾斜注入退火工藝，進行第二傳導類型雜質擴散，然后通過傾斜注入退火工藝再次進行第二傳導類型雜質擴散，然后通過傾斜注入退火工藝進行第一傳導類型雜質擴散；

5)在溝槽內壁形成絕緣層，在溝槽內填充多晶半導體材料；

6)在器件表面形成鈍化層，然后去除器件表面部分鈍化層；

7)在器件表面淀積金屬，進行燒結形成肖特基勢壘結。